(19) 世界知的所有権機関



Rec'd PCT/PTO 17 MAY 2005

(43) 国際公開日 2004年6月3日(03.06.2004)

国際事務局

PCT

(10) 国際公開番号 WO 2004/047057 A1

(51) 国際特許分類7: 1/1368, H05B 33/10, 33/14 G09F 9/30, G02F

(21) 国際出願番号:

PCT/JP2003/014702

(22) 国際出願日:

2003年11月19日(19.11.2003)

(25) 国際出願の言語:

日本語

(26) 国際公開の言語:

日本語

(30) 優先権データ: 特願 2002-334604

> 2002年11月19日(19.11.2002) ЛР 特願2003-33289 2003年2月12日(12.02.2003) JР 特願2003-196610 2003年7月14日(14.07.2003) JР 特願2003-301478 2003年8月26日(26.08.2003) ЛР

(71) 出願人(米国を除く全ての指定国について): 株式会社 石川製作所 (ISHIKAWA SEISAKUSHO,LTD.) [JP/JP];


〒920-0022 石川県 金沢市 北安江1丁目3番24号 Ishikawa (JP).

- (71) 出願人 および
- (72) 発明者: 松村 英樹 (MATSUMURA, Hideki) [JP/JP]: 〒 921-8134 石川県 金沢市 南四十万3丁目93番地 Ishikawa (JP).
- (72) 発明者; および
- (75) 発明者/出願人(米国についてのみ): 木田 健一郎 (KIDA, Kenichiro) [JP/JP]; 〒924-0823 石川県 松任市 坊丸町 3 番地 Ishikawa (JP). 南 茂平 (MINAMI, Shigehira) [JP/JP]; 〒921-8178 石川県 金沢市 寺地 1 丁目 19-10 Ishikawa (JP).
- (74) 代理人: 木森 有平 (KIMORI, Yuhei); 〒920-0024 石川 県 金沢市 西念4丁目4番25号西村ビル205号 木森国際特許事務所 Ishikawa (JP).
- (81) 指定国 (国内): AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK,

[続葉有]

(54) Title: PIXEL CONTROL ELEMENT SELECTION TRANSFER METHOD, PIXEL CONTROL ELEMENT MOUNTING DEVICE USED FOR PIXEL CONTROL ELEMENT SELECTION TRANSFER METHOD, WIRING FORMATION METHOD AFTER PIXEL CONTROL ELEMENT TRANSFER, AND PLANAR DISPLAY SUBSTRATE

(54) 発明の名称: 画素制御素子の選択転写方法、画素制御素子の選択転写方法に使用される画素制御素子の実装装 置、画素制御素子転写後の配線形成方法、及び、平面ディスプレイ基板



(57) Abstract: There is provided a transfer method for selectively transferring pixel control elements onto a planar display substrate. The method can mount prepared pixel control elements easily, accurately, without waste, and at low cost. A plenty of pixel control elements (1) are formed at a pitch (5, 6) obtained by dividing the pitch (105, 106) of the planar display substrate (100) by a natural number. Pixel control elements (1) corresponding to the pitch (105, 106) of the planar display substrate (100) are selectively picked up. The pixel control elements (1) are held by plastic deformation of a transparent thermoplastic resin film (101) formed on the planar display substrate (100) and peripheries of the pixel control elements (1) are fixed by a transparent ultraviolet ray hardening resin film (104).



DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.

(84) 指定国 (広域): ARIPO 特許 (BW, GH, GM, KE, LS, MW, MZ, SD, SL, SZ, TZ, UG, ZM, ZW), ユーラシア特許 (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM), ヨーロッパ特許 (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI,

FR, GB, GR, HU, IE, IT, LU, MC, NL, PT, RO, SE, SI, SK, TR), OAPI 特許 (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).

添付公開書類:

一 国際調査報告書

2文字コード及び他の略語については、定期発行される各PCTガゼットの巻頭に掲載されている「コードと略語のガイダンスノート」を参照。

明 細 書

画素制御素子の選択転写方法、画素制御素子の選択転写方法に使用される画素 制御素子の実装装置、画素制御素子転写後の配線形成方法、及び、平面ディスプ レイ基板

5

技術分野

本発明は、液晶ディスプレイや有機ELディスプレイ等の平面ディスプレイ基板に、薄膜トランジスタなどの画素制御素子が予め複数形成された基板から選択転写する画素制御素子の選択転写方法、画素制御素子転写後の配線形成方法、画素制御素子の選択転写方法に使用する画素制御素子の実装装置、及び、平面ディスプレイ基板に関し、特に、画素制御素子が複数の画素を制御する画素制御素子である場合の画素制御素子の選択転写方法、画素制御素子の選択転写方法に使用する画素制御素子の選択転写方法、画素制御素子の選択転写方法に使用する画素制御素子の実装装置、画素制御素子転写後の配線形成方法、及び、平面ディスプレイ基板に関する。

15

10

背景技術


液晶ディスプレイや有機ELディスプレイに代表されるディスプレイは、ガラス基板(第1の基板ともアレイ基板とも呼ばれる)上に化学気相堆積法(CVD法; Chemical Vapor Deposition)等により絶縁膜、半導体膜等が順次堆積され、20 半導体集積回路を作製するのと同じ工程を経て、画面を構成する各画素近傍に、薄膜トランジスタ(TFT; Thin Film Transistor)等の微小電子デバイスが形成される。この微小電子デバイスで各画素のオン、オフ、濃淡などを制御することにより、ディスプレイ画像が構成される。すなわち、実際に平面ディスプレイに使用するガラス基板上において直接、TFT等の能動電子デバイスが作製されている。しかし、昨今の大画面化への需要に対応するため、ディスプレイ面積を拡大させようとすると、以下の問題点があった。

10

15

20

25




第一に、平面ディスプレイの拡大に伴い、平面ディスプレイ基板上に微小電子デバイスを作製するCVD装置等の製造装置を必然的に巨大化させることとなる。また、微小電子デバイス作製の工程が多いため、前述のように巨大化させた製造装置が複数台必要となり、なおかつ、それらを設置するクリーンルームも巨大化させる必要がある。その結果として、製造コストの低減が困難な状況となっていた。

第二に、ガラス基板が耐えられる300℃程度の低温における堆積薄膜で作製可能なアモルファス・シリコン (a-Si) 膜などが半導体膜として使用されているため、結晶シリコンを使用する半導体電子デバイスに較べ動作性能が劣る。

これを解決するために、例えばTFTの移動度を向上させてその動作性能を向上させるよう、堆積されたa—Si膜をレーザー照射により溶融させてポリ・シリコン(poly—Si)を形成し、そのpoly—Si膜を用いて移動度が大きいTFTを作ることも検討されている。特に、各画素にそれぞれ個別に制御された電流を流すことで発光させる有機ELによるディスプレイでは、a—Si TFTの動作機能では不十分であるとの考えが一般的であり、この点でもレーザー溶融poly—Si膜への期待が拡がっている。しかし、レーザー溶融poly—Si膜の作製は高コストであるため、限られた範囲でのみ使用されることが前提とされている。また、a—Si TFTにおいても画面対角寸法が40インチ以上となると、a—Si 膜堆積とそれに続くパターン転写工程などの困難さ及び工程コストが共に増大することとなっていた。

第三に、ガラス板を基板として用いるディスプレイにおいては、画面サイズが 40インチ乃至100インチともなると、ガラス基板の強度を持たせるために板 厚を増大させることとなるため、ディスプレイ全体の装置重量が増大してしまい、 さらに、これを安定的に設置するために装置構造を大きくする必要があると同時 に、これらに必要なコストも上昇してしまっていた。

上記の問題点を解決するものとして、TFT等の微小電子デバイスを、ガラス



基板ではない別の基板に予め多量に作製し、それをガラス基板上の所定の位置に 実装する技術が既に開示されている(例えば、非特許文献1、特許文献1、特許 文献2を参照)。

非特許文献1

5 Anne Chiang、「Application of Fluidic Self Assembly TM Technology to Flat Panel Displays」、IDW '00予稿集、ITE, SID発行、平成12年 11月29日、p. 195-198

特許文献1 特開平11-142878号公報

特許文献2 特開平2002-244576号公報

非特許文献1には、平面ディスプレイ基板上に画素制御素子(微小電子デバイス)がはまり込む型を作製し、予め別の場所にて多量に作製しておいた画素制御素子を液体とともに流し込むことで実装する方法が開示されている。しかしながら、液体と共に流し込む画素制御素子の量に対して、ディスプレイ基板上の型にうまく入り込む画素制御素子の比率が低いため、実用的ではない。さらに、上記の比率を見込んだ多量の画素制御素子を、ディスプレイ基板に流し込むために、配置されなかった余剰の画素制御素子を回収する必要がある。また、液体と共に流し込む時及び余剰分の回収時において、画素制御素子が直接、ディスプレイ基板上を移動するために、ディスプレイ基板を損傷する恐れがある。

一方、特許文献1においては、画素制御素子を平面ディスプレイ基板上における配列ピッチに関連付けてシリコン基板上に形成し、ディスプレイ基板の選択転写される位置に、画素制御素子(微小電子デバイス)がはまり込む凹部を形成し、ディスプレイ基板上にシリコン基板の画素制御素子群を位置合わせした後、紫外線照射を行うことにより、転写したい画素制御素子と別の基板との接着剤の接着力を選択的に弱め、ディスプレイ基板の凹部へ画素制御素子をはめ込む方法が開示されている。また、凹部に接着剤層を形成し、画素制御素子を固定する方法も合わせて開示されている。

10

15

20

25

しかし、画素制御素子を凹部にはめ込むために、凹部は画素制御素子よりも若 干大きく形成されることとなり、この大きさの違いによって凹部において画素制 御素子にずれが生じ、後の配線工程が困難となる。これを防止するために、画素 制御素子と凹部との大きさの違いを小さくすると、わずかな位置ズレにより画素 制御素子が傾いてはまり込む可能性がある。したがって、凹部の形成や画素制御 素子の位置決めを極めて高精度に行う必要があり、現実的なものではない。また、 凹部に接着剤層を形成して固定する場合は、画素制御素子を接着剤層に密着させ る際、接着剤層にわずかでもにじみが生じると、近辺の他の画素制御素子も密着 させてしまうという危険性がある。そのため、接着剤を極めて微量にかつ極めて 正確な位置に塗布することが必要であり、相当なコスト高の原因となる。

上述のように、非特許文献1においては、ディスプレイ基板上への画素制御素子の配置の成功率に問題があるばかりでなく、配置されなかった余剰の画素制御素子を除去、回収を行う必要があり、結果として、製造コストの低減を可能とする方法とはなっていない。また、余剰の画素制御素子の除去回収時に、ディスプレイ基板を損傷する恐れがある。

一方、特許文献1の手法では、画素制御素子と凹部との大きさの違いによって、 画素制御素子が凹部内においてズレを生じたり、凹部に傾いてはまり込んだりする可能性があり、これらを防止するためには極めて高精度な位置決めを行うとともに、場合によっては一つずつ位置ズレの程度を確認する必要があり、コスト低減がFigられない。さらに、凹部に接着剤層を形成する場合は、接着剤層がにじみ出ることを防止するため、塗布量及び塗布位置を高精度に制御する必要があり、この点においてもコスト高の原因となっている。また、紫外線照射を行うことにより、転写したい画素制御素子と別の基板との接着剤の接着力を選択的に弱めるにあたり、紫外線ビームを画素制御素子と同じ形状として照射することは困難であるため、実際は画素制御素子より大きなビーム径で照射することが予測される。この場合、選択された画素制御素子に隣接する未選択の画素制御素子の接

15


20

25

着力を周辺から少しずつ弱めることとなり、特に選択順が遅い画素制御素子においては、選択前にすでに接着力が弱まってしまい、未選択の画素制御素子の配置を誤って乱すことによる位置ズレや落下の原因となる。特許文献1においては、転写の際に画素制御素子の全数を下に向けた状態で紫外線照射を行うため、このような画素制御素子が落下する危険性を有することは重大な問題である。

また、複数の画素を制御する画素制御素子においては、この画素制御素子を平面ディスプレイ基板に実装した後もこの画素制御素子に対する配線を効率的に行うことが望まれるが、従来の配線方法は、配線材料を基板の全面に薄膜堆積して、それをフォトリソグラフィー法によってパターン転写して、配線材料薄膜をエッチングし、レジスト膜除去等等といった高価で複雑な製造工程となっていた。

さらに、アクティブ・マトリクス表示の液晶ディスプレイにおいては、縦横の 配線(縦方向の配線がソース配線であり、横方向の配線がゲート配線)の交差部 分に画素(画素電極)及び画素制御素子(TFT)が通常1個ずつ配置され、T FTは1画素を制御するスイッチング素子であることが多い。ディスプレイでの 配線部分は、光遮蔽部となることから、配線部分が多いと開口率の向上を図るこ とに限界がある。ここで、特許文献2は、Fig38に示すように、田の字状の 4つの画素の中央にこれらの4つの画素を制御する4つの薄膜トランジスタ素子 12が密集するように配置されている。これは、4つの薄膜トランジスタ素子1 2がその外周の4つの画素を各々制御するものの集合であると考えられる (特許 文献2では、これを「素子ブロック13」と説明する。)。しかし、田の字状の中 央で集中させてはいるが、配線の共通化などの点から、画素制御素子に隣り合っ た画素(或いは画素電極)を制御することしか考えられていない。さらに、特許 文献2の方法では、2画素ピッチで、素子が配置されることから、配線部である 光遮蔽部は、2画素ピッチで入ることとなる。この場合、RG、BR、GB、R G、…というように2色づつに切り分けられることになるため、発色に問題を生 じる。RGBの3色をまとめた形で切り分けることが望ましいが、特許文献2で



は、隣接する画素との混色が生じて、コントラストにも影響を与える。

そこで本発明の目的は、液晶ディスプレイや有機ELディスプレイ等の平面ディスプレイに、位置ズレすることなく、容易で正確かつ安価に複数の画素を制御する画素制御素子を選択転写する画素制御素子の選択転写方法及び画素制御素子の選択転写方法に使用される画素制御素子の実装装置と、上記画素制御素子に対する配線を安価な方法で効率良く行うことができる画素制御素子転写後の配線形成方法と、配線の数を少なくする(省配線化)とともに、配線による光遮蔽部の面積を小さくでき、さらに、発色及びコントラストが良好な平面ディスプレイ基板を提供することにある。

10

15

20

25

5

発明の開示

本発明の請求の範囲1記載の画素制御素子の選択転写方法は、複数の画素を制御する画素制御素子を平面ディスプレイ基板上に転写する画素制御素子の転写方法において、複数画素を制御する複数の集積回路が表面に形成された画素制御素子用基板を保持基板に固定する工程と、画素制御素子用基板を集積回路ごとに切断した画素制御素子をピックアップ用基板に固定する工程と、ピックアップ用基板に固定する工程と、ピックアップ用基板に固定する工程と、ピックアップ用基板に固定する工程と、ピックアップ用基板に画素制御素子を選択的にピックアップ装置に吸着保持させて平面ディスプレイ基板に転写する工程とを備え、上記画素制御素子形成用基板に、その第1の方向については平面ディスプレイ基板上における第1の方向での画素制御素子の配列ピッチpxを自然数mで除したpx/mの配列ピッチ、及び、第1の方向に直交する第2の方向については平面ディスプレイ基板上における第2の方向での画素制御素子の配列ピッチpyを自然数nで除したpy/nの配列ピッチとなるように画素制御素子を複数形成し、上記ピックアップ用基板に転写した画素制御素子の中から、平面ディスプレイ基板上での画素制御素子の配列ピッチpx,pyに対応する画素制御素子のみを選択的にピックアップ装置に吸着保持させて、平面ディスプレイ基板に転写することを特徴とする。

10

15

20

25

本発明の請求の範囲2記載の画素制御素子の選択転写方法は、一つの集積回路 で複数の画素を制御する画素制御素子を平面ディスプレイ基板上に転写するに際 して、複数画素を制御する集積回路が表面に複数形成された画素制御素子用基板 を保持基板に固定する工程と、画素制御素子用基板を集積回路ごとに切断した画 素制御素子をピックアップ用基板に固定する工程と、ピックアップ用基板上の画 素制御素子を選択的にピックアップ装置に吸着保持させて平面ディスプレイ基板 に転写する工程とを備え、上記画素制御素子用基板に、その第1の方向について は平面ディスプレイ基板上における第1の方向での画素制御素子の配列ピッチp xを自然数mで除したp x/<math>mの配列ピッチ、及び、第1の方向に直交する第2の方向については平面ディスプレイ基板上における第2の方向での画素制御素子 の配列ピッチpyを自然数nで除したpy/nの配列ピッチとなるように画素制 御素子を複数形成し、ピックアップ装置には、画素制御素子のチャッキングを行 う真空吸着穴が、前記第1の方向に対応する方向にpxの配列ピッチで形成され、 かつ前記第2の方向に対応する方向にpyの配列ピッチで形成されており、上記 ピックアップ用基板に転写した画素制御素子の中から、平面ディスプレイ基板上 での画素制御素子の配列ピッチpx,pyに対応する画素制御素子のみを選択的 にピックアップ装置に吸着保持させて、平面ディスプレイ基板に転写することを 特徴とする。また、本発明の請求の範囲3記載の画素制御素子の選択転写方法は、 一つの集積回路で複数の画素を制御する画素制御素子を平面ディスプレイ基板上 に転写するに際して、前記複数画素を制御する集積回路が表面に複数形成された 画素制御素子用基板を保持基板に固定する工程と、画素制御素子用基板を集積回 路ごとに切断した画素制御素子をピックアップ用基板に固定する工程と、ピック アップ用基板上の画素制御素子を選択的にピックアップ装置に吸着保持させて平 面ディスプレイ基板に転写する工程とを備え、上記画素制御素子用基板に、その 第1の方向については平面ディスプレイ基板上における第1の方向での画素制御 素子の配列ピッチpxを自然数mで除したpx/mの配列ピッチ、及び、第1の

10

15

20

25


方向に直交する第2の方向については平面ディスプレイ基板上における第2の方 向での画素制御素子の配列ピッチpyを自然数nで除したpy/nの配列ピッチ となるように画素制御素子を複数形成し、前記ピックアップ用基板を載置する画 素制御素子ステージと、平面ディスプレイ基板を載置する基板ステージと、真空 吸着穴が形成された真空チャックを有するピックアップ装置と、ピックアップ装 置を位置合わせするX軸調節機構、Y軸調節機構、及びZ軸調節機構を備え、上 記画素制御素子ステージと基板ステージの両ステージはそれぞれ回転角度調節機 構を有し、吸着穴は、前記第1の方向に対応する方向にpxの配列ピッチで形成 され、かつ前記第2の方向に対応する方向にpyの配列ピッチで形成された実装 装置を用いて、上記ピックアップ用基板に転写した画素制御素子の中から、平面 ディスプレイ基板上での画素制御素子の配列ピッチpx,pyに対応する画素制 御素子のみを選択的に前記ピックアップ装置に吸着保持させて、平面ディスプレ イ基板に転写することを特徴とする。なお、この発明の請求4記載の画素制御素 子の選択転写方法は、請求の範囲1乃至請求の範囲3のいずれか一つの請求の範 囲に記載の発明を前提として、前記画素制御素子は、一つの集積回路で、2行6 列で配列する3色×4画素の制御を行うもので、2行6列の中央に上記画素制御 素子が転写されることを特徴とする。

10

15

20

25



ることとなり、従来の特許文献1のように、未選択の画素制御素子の配置を誤って乱すことが防止される。

この発明の請求の範囲 5 記載の画素制御素子の選択転写方法は、請求の範囲 1 乃至請求の範囲 4 のいずれか一つの請求の範囲に記載の発明を前提として、前記集積回路が複数形成された画素制御素子用基板を保持基板に固定する工程において、保持基板上に、画素制御素子の集積回路が形成された面を下向きにして画素制御素子用基板の保持基板と接触する面に接着させ、前記画素制御素子用基板を集積回路ごとに切断した画素制御素子をピックアップ用基板に固定する工程において、上記画素制御素子用基板を表裏反転するようにピックアップ用基板に転写させた後に画素制御素子用基板を集積回路ごとに切断することを特徴とする。

この発明によれば、画素制御素子用基板は、集積回路面を表面に向けた状態となるようにピックアップ用基板に転写してから、画素制御素子を形成するため、所定の大きさに切り分ける切断工程において表面側から集積回路面を確認することができ、容易に位置合わせをすることができる。また、請求の範囲1記載の発明と同様、配列ピッチpx, pyを保った状態で画素制御素子をピックアップ装置に吸着保持させるため、未選択の画素制御素子の配列を乱すことなく転写させることができる。

本発明の請求の範囲6記載の画素制御素子の選択転写方法は、請求の範囲1乃至請求の範囲4記載のいずれか一つの請求の範囲の発明を前提として、前記集積回路が複数形成された画素制御素子用基板を保持基板に固定する工程において、保持基板上に、画素制御素子の集積回路が形成された面を下向きにして画素制御素子用基板の保持基板と接触する面に接着させ、集積回路面を保持基板側に向けた状態となるように接着し、前記画素制御素子用基板を集積回路ごとに切断した画素制御素子をピックアップ用基板に固定する工程において、上記保持基板上の画素制御素子用基板を集積回路ごとに切断した後に、画素制御素子用基板を集積回路ごとに切断した後に、画素制御素子用基板を表裏反転するようにピックアップ用基板に転写させることを特徴とする。

10

15

20


この発明によれば、画素制御素子の集積回路面を保持基板側に向けた状態となるように形成されるため、画素制御素子を所定の厚さにするための機械研磨工程や所定の大きさに切り分ける切断工程において切りくず等が集積回路面に付着することが防止される。また、請求の範囲1記載の発明と同様、配列ピッチpx,pyを保った状態で画素制御素子をピックアップ装置に吸着保持させるため、未選択の画素制御素子の配列を乱すことなく転写させることができる。

請求の範囲1万至請求の範囲6のいずれか一つの請求の範囲に記載の発明は、 前記集積回路が複数形成された画素制御素子用基板を保持基板に固定する工程に おける保持基板と画素制御素子用基板との接着力と、前記画素制御素子用基板を 集積回路ごとに切断した画素制御素子をピックアップ用基板に固定する工程にお けるピックアップ用基板と画素制御素子用基板との接着力とが異なることが望ま しい。

この発明によれば、前記保持基板と画素制御素子用基板との接着力と、前記ピックアップ用基板と画素制御素子用基板との接着力とが、任意の異なる接着力に設定されることとなる。これは、保持基板上で行われる工程において必要な保持力と、ピックアップ用基板へ転写した後に行われる工程において必要な保持力とが異なることに対応可能とするものである。

請求の範囲1万至請求の範囲6のいずれか一つの請求の範囲に記載の発明は、 前記集積回路が複数形成された画素制御素子用基板を保持基板に固定する工程に おける保持基板と画素制御素子用基板との接着手段と、前記画素制御素子用基板 を集積回路ごとに切断した画素制御素子をピックアップ用基板に固定する工程に おけるピックアップ用基板と画素制御素子用基板との接着手段とが異なることが 望ましい。

この発明によれば、前記保持基板と画素制御素子用基板との接着手段と、前記 25 ピックアップ用基板と画素制御素子用基板との接着手段とが、任意の異なる手段 に設定されることとなる。例えば、前記保持基板と画素制御素子あるいは画素制



御素子用基板との接着手段に、紫外線により接着力を変化させるシートを使用し、 前記ピックアップ用基板と画素制御素子あるいは画素制御素子用基板との接着手 段に、熱により接着力を変化させるシートを使用することができる。

請求の範囲1万至請求の範囲6のいずれか一つの請求の範囲に記載の発明は、 前記平面ディスプレイ基板の表面に透明な熱可塑性樹脂膜を形成し、ピックアッ プ用基板上の画素制御素子を選択的にピックアップ装置に吸着保持させて平面ディスプレイ基板に転写する工程において、上記ピックアップ装置の画素制御素子を吸着する面には、あらかじめフッ素樹脂が塗布されており、上記透明な熱可塑性樹脂膜の塑性変形によって画素制御素子を保持することが望ましい。

10 この発明によれば、平面ディスプレイ基板の表面に、透明な熱可塑性樹脂膜が 形成され、透明な熱可塑性樹脂膜の塑性変形によって画素制御素子が保持される こととなる。塑性変形可能となった透明な熱可塑性樹脂膜は、画素制御素子の底 面と側面とに密着し、底面のみによる密着に比べて広範囲な面積において摩擦力 の効果が得られ、画素制御素子を強固に保持することができる。また、ピックア ップ装置の画素制御素子を吸着する面には、あらかじめフッ素樹脂が塗布されて いるため、ピックアップ装置が透明な熱可塑性樹脂膜と密着することがなく、透 明な熱可塑性樹脂膜の表面や画素制御素子の表面を汚したり、配置された画素制 御素子の配列を誤って乱したりすることが防止される。

また、前記透明な熱可塑性樹脂膜の塑性変形による画素制御素子の保持は、ピックアップ装置に吸着された画素制御素子が透明な熱可塑性樹脂膜に接触するときに、ピックアップ装置により吸着力と逆の方向へ圧空をかけて画素制御素子を透明な熱可塑性樹脂膜に配置した後にプレスすることにより、透明な熱可塑性樹脂膜を塑性変形させて画素制御素子を保持することが望ましい。また、前記透明な熱可塑性樹脂膜は、透明熱可塑性高分子フィルムを平面ディスプレイ基板にラミネート加工して形成することが望ましい。

この発明によれば、まず、ピックアップ装置に吸着された画素制御素子が透明


25

な熱可塑性樹脂膜に接触するときに、ピックアップ装置により吸着力と逆の方向へ圧空をかけて画素制御素子を透明な熱可塑性樹脂膜に配置することとされる。すなわち、画素制御素子がピックアップ装置による圧空を持って押し付けられるように透明な熱可塑性樹脂膜に配置されることとなり、画素制御素子と透明な熱可塑性樹脂膜とが密着することとなる。また、この発明によれば、画素制御素子を透明な熱可塑性樹脂膜に配置した後にプレスすることとされる。プレスの方法においては、透明な熱可塑性樹脂膜を加熱してからプレス装置等によりプレスしても、プレス装置等を加熱してプレスしてもよい。プレスする時期においては、全ての画素制御素子を配置し終えた後に一括して平面ディスプレイ基板全体をプレスするようにしてもよいし、任意の数量だけ画素制御素子を配置した後にプレスするようにしてもよい。また、透明熱可塑性高分子フィルムを平面ディスプレイ基板にラミネート加工して、透明な熱可塑性樹脂膜を形成することは、平坦な膜形成の観点からさらに望ましい。

また、請求の範囲1万至請求の範囲6のいずれか一つの請求の範囲に記載の発明は、前記画素制御素子を平面ディスプレイ基板に吸着保持させた後、画素制御素子の表面及び平面ディスプレイ基板の表面に透明紫外線硬化樹脂膜を形成し、平面ディスプレイ基板において画素制御素子が保持されない側から紫外線照射を行って透明紫外線硬化樹脂膜を選択的に硬化させた後、画素制御素子の表面の透明紫外線硬化樹脂膜を除去することにより、画素制御素子を選択的に平面ディス20プレイ基板に転写することが望ましい。

この発明によれば、画素制御素子を平面ディスプレイ基板に保持させた後、画素制御素子の表面及び平面ディスプレイ基板の表面を覆うように透明紫外線硬化樹脂膜を形成し、平面ディスプレイ基板の裏面側から紫外線照射を行うことにより、通常は透明である平面ディスプレイ基板を紫外線が透過するため、画素制御素子の上面(平面ディスプレイ基板或いは透明な熱可塑性樹脂膜に接触していない面)を除いた全ての部分にわたる透明紫外線硬化樹脂膜を硬化させることとな

25



る。その後、画素制御素子の上面の硬化していない透明紫外線硬化樹脂膜を除去すると、画素制御素子の上面を除く周辺部分に紫外線により硬化した透明樹脂膜が均一に形成され、画素制御素子の上面から引き出される配線が安定的に形成されることとなる。

5 また、請求の範囲1乃至請求の範囲6のいずれか一つの請求の範囲に記載の発明は、前記画素制御素子の表面には、信号線を接続するための電極パッドが形成され、長さ及び幅が30μm以上500μm以下であり、厚さが20μm以上100μm以下の結晶シリコンチップ或いは多結晶シリコンチップであることが、実装の容易さの面から望ましい。また、前記画素制御素子の表面に、シリコン窒化膜、或いは、シリコン酸化膜による保護膜が形成されていることは、画素制御素子やそれに形成される回路の保護の面からさらに望ましい。また、前記画素制御素子は、結晶シリコン基板或いは多結晶シリコン基板表面に画素制御機能を形成した後、20μm以上,100μm以下の厚さとなるようその裏面を機械研磨し、その後、サンドブラスト加工或いは、レーザー加工によって、長さ及び幅が30μm以上500μm以下となるように切断されたものであることは、生産効率及び加工精度の面からさらに望ましい。

また、請求の範囲1万至請求の範囲6のいずれか一つの請求の範囲に記載された複数の画素を制御する画素制御素子にその内部を通過する配線を形成する一方、平面ディスプレイ基板に配線を形成するに際し、画素制御素子の内部配線と破線状に接続される平面ディスプレイの配線に対応する所定パターンが形成されたスクリーンマスクを使用したスクリーン印刷によって形成することが望ましい。ここで、スクリーンマスクとしては、薄い金属箔を用いたメタルマスクが好ましい。この発明によれば、複数の画素を制御する画素制御素子を前提とするが、この画素制御素子はデータライン、ゲートラインや画素ラインの間に画素制御素子が位置され、画素制御素子を中心に縦横にデータライン等の配線が必要になる。こ

のため、画素制御素子にその内部を通過する配線を形成しておき、この画素制御

10


15

20

素子を上記請求の範囲1乃至請求の範囲6の画素制御素子の選択転写方法で転写させた後、複数の画素を制御する画素制御素子の内部を通過する配線と接続される平面ディスプレイ基板に形成されるデータライン等の配線と形成するに際して、データライン等の配線は破線状になるため、データライン等の配線に対応する所定パターンが形成されたスクリーンマスクが使用でき、その結果、平面ディスプレイ基板に直接配線材料を印刷塗布する方法によって上記画素制御素子と接続するパターン配線を形成することができる。この点、従来の配線方法は、配線材料を平面ディスプレイ基板の全面に薄膜堆積して、それをフォトリソグラフィー法によってパターン転写して、配線材料薄膜をエッチングし、レジスト膜除去等等といった高価で複雑な製造工程となっていた。また、上記のようなスクリーンマスクは使用できず、スクリーン印刷はできなかった。

また、請求の範囲7記載の画素制御素子の実装装置は、請求の範囲1乃至請求の範囲6のいずれか一つの請求の範囲に記載された画素制御素子の選択転写方法による画素制御素子の実装装置であって、上記実装装置は、前記ピックアップ用基板上の画素制御素子を選択的にピックアップ装置に吸着保持させて平面ディスプレイ基板に転写する工程を行うもので、前記ピックアップ用基板を載置する画素制御素子ステージと、平面ディスプレイ基板を載置する基板ステージと、真空吸着穴が形成された真空チャックを有するピックアップ装置とを備え、上記画素制御素子ステージと基板ステージの両ステージはそれぞれ回転角度調節機構を有し、ピックアップ装置は、X軸調節機構、Y軸調節機構、及びZ軸調節機構により直交する3方向に可動自在な機能を有し、吸着穴は、前記第1の方向に対応する方向にpxの配列ピッチで形成され、かつ前記第2の方向に対応する方向にpyの配列ピッチで形成されることを特徴とする。

この発明によれば、画素制御素子ピックアップ部に形成される吸着穴は、前記 第1の方向に対応する方向にpxの配列ピッチで形成され、かつ前記第2の方向 に対応する方向にpyの配列ピッチで形成されるため、請求の範囲1乃至請求の



範囲6記載の画素制御素子の選択転写方法により画素制御素子を実装することができる。

また、請求の範囲 8 記載の画素制御素子転写後の配線形成方法は、請求の範囲 1 乃至請求の範囲 6 のいずれか一つの請求の範囲に記載された複数の画素を制御 する画素制御素子にその内部を通過する配線を形成する一方、平面ディスプレイ 基板に配線を形成するに際し、画素制御素子の内部配線と破線状に接続される平面ディスプレイの配線に対応する所定パターンが形成されたスクリーンマスクを 使用したスクリーン印刷によって形成することを特徴とする。ここで、スクリーンマスクとしては、薄い金属箔を用いたメタルマスクが好ましい。

10 この発明によれば、複数の画素を制御する画素制御素子を前提とするが、この 画素制御素子はデータライン、ゲートラインや画素ラインの間に画素制御素子が 位置され、画素制御素子を中心に縦横にデータライン等の配線が必要になる。こ のため、画素制御素子にその内部を通過する配線を形成しておき、この画素制御 素子を上記請求の範囲1乃至請求の範囲7のいずれか一つの請求の範囲に記載の 画素制御素子の選択転写方法で転写させた後、複数の画素を制御する画素制御素 15 子の内部を通過する配線と接続される平面ディスプレイ基板に形成されるデータ ライン等の配線と形成するに際して、データライン等の配線は破線状になるため、 データライン等の配線に対応する所定パターンが形成されたスクリーンマスクが 使用でき、その結果、平面ディスプレイ基板に直接配線材料を印刷塗布する方法 によって上記画素制御素子と接続するパターン配線を形成することができる。こ 20 の点、従来の配線方法は、配線材料を平面ディスプレイ基板の全面に薄膜堆積し て、それをフォトリソグラフィー法によってパターン転写して、配線材料薄膜を エッチングし、レジスト膜除去等等といった高価で複雑な製造工程となっていた。 また、上記のようなスクリーンマスクは使用できず、スクリーン印刷はできなか 25 った。

本発明の請求の範囲9記載の平面ディスプレイ基板は、画素とこの画素を制御

10

15

20

25

する画素制御素子がこれらを接続する配線と共に形成される平面ディスプレイ基板において、画素がi行j列で配列されており、上記画素制御素子は、一つの集積回路で複数の画素を制御する画素制御素子であり、上記i行j列のほぼ中央に配されて、上記各画素との接続を共通の領域を使用した配線を介して接続されていることを特徴とする。さらに本発明の請求の範囲10記載の平面ディスプレイ基板は、前記画素制御素子は、前記請求の範囲1乃至請求の範囲6記載の画素制御素子の転写方法により転写されることを特徴とする

この発明によれば、上記画素制御素子は、一つの集積回路で複数の画素(或いは画素電極)を制御する画素制御素子であり、上記i行j列のほぼ中央に配されて、各画素と上記配線を介して接続されているため、配線の数が少なくなり(省配線化)、配線による光遮蔽部の面積が小さくなり、開口率の向上に寄与できる。画素制御素子は、i行j列の中央に配されていることから、i×j個の画素を画素ブロックとすると、画素ブロックに含まれる各画素を一つの画素制御素子で制御する上で、その中心位置となって、この位置から対称位置の画素への配線の長さを同じくして配線することができる。

本発明の請求の範囲11記載のディスプレイ基板は、前記請求の範囲9又は請求の範囲10記載の発明を前提として、前記i行j列はi×jが3の倍数であり、前記画素制御素子は、3色となる3画素を組として、一つの集積回路で複数組を制御するものであることを特徴とする。この発明によれば、三原色(RGB)の組み合わせから成る3個の画素を一つの画素制御素子で制御可能となるため、発色及びコントラストが良好となる。具体的には、2行6列や、6行2列や、2列12行や、4列12行等が考えられる。

本発明の請求の範囲12記載のディスプレイ基板は、前記請求の範囲9又は請求の範囲10記載の発明を前提として、前記画素制御素子は、一つの集積回路で、2行6列で配列する3色×4画素の制御を行うもので、2行6列の中央に上記画

素制御素子が配されていることを特徴とする。

この発明によれば、三原色(RGB)の組み合わせから成る3個の画素を一つの画素制御素子で制御しているため、発色及びコントラストが良好となる。ここで、単にi行j列で3色×4画素の制御を行う画素制御素子としても良い。具体的には、2列12行や、4列12行等が考えられる。ただし、画素数の増加に伴って配線数も増大して、その分開口率が悪くなるおそれもあることから、好ましくは、画素制御素子は、一つの集積回路で、2行6列で配列する3色×4画素の制御を行うもので、2行6列の中央に上記画素制御素子が配されていることが望ましい。

17

本発明の請求の範囲13記載のディスプレイ基板は、前記請求の範囲9乃至請求の範囲12のいずれか一つの請求の範囲に記載の発明を前提として、前記画素制御素子は、平面ディスプレイ基板上に転写されるもので、複数画素を制御する集積回路が表面に複数形成された画素制御素子用基板を保持基板に固定する工程と、画素制御素子用基板を集積回路ごとに切断した画素制御素子をピックアップ用基板に固定する工程と、ピックアップ用基板上の画素制御素子を選択的にピックアップ装置に吸着保持させて平面ディスプレイ基板に転写する工程とを備えた製造方法により、平面ディスプレイ基板上に転写されることを特徴とする。具体的には、上記請求の範囲1乃至請求の範囲6のいずれか一つの請求の範囲に記載の画素制御素子の転写方法で画素制御素子が転写されて製造されることが望ましい。


20

25

図面の簡単な説明

Fig1は、集積回路の概略を示す上面図である。Fig2は、集積回路上に保護膜を形成した状態を示す上面図である。Fig3は、シリコン基板上に集積回路が形成された状態を示す上面図である。Fig4は、平面ディスプレイ基板の上面図である。Fig6は、シリコン基板の機械研磨を示す断面図である。Fig7は、シリコン基板の表裏反転を

示す断面図である。Fig8は、表裏反転後のシリコン基板の断面図である。F ig9は、パターニングされたシリコン基板の断面図である。Fig10は、サ ンドブラスト加工の説明図である。Fig11は、フォトレジスト剥離後のシリ コン基板の断面図である。Fig12は、真空チャックの上面図である。Fig 13は、画素制御素子の選択の説明図である。Fig14は、画素制御素子のピ 5 ックアップを示す断面図である。Fig15は、熱可塑性樹脂フィルムをラミネ ート加工した平面ディスプレイ基板の断面図である。Fig16は、画素制御素 子の実装を示す説明図である。Fig17は、画素制御素子の実装後の平面ディ スプレイ基板の断面図である。Fig18は、透明紫外線硬化樹脂膜を塗布した 平面ディスプレイ基板の断面図である。Fig19は、紫外線照射を示す説明図 10 である。Fig20は、紫外線硬化樹脂膜が一部除去された平面ディスプレイ基 板の断面図である。Fig21は、透明電極が形成された平面ディスプレイ基板 の断面図である。Fig22は、配線が形成された平面ディスプレイ基板の断面 図である。Fig23は、平面ディスプレイ基板の上面図である。Fig24は、 液晶ディスプレイの断面図である。Fig25は、液晶ディスプレイ製造工程の 15 フローチャートである。Fig26は、パターニングされたシリコン基板の断面 図である。Fig27は、サンドブラスト加工の説明図である。Fig28は、 フォトレジスト剥離後のシリコン基板の断面図である。Fig29は、シリコン 基板の表裏反転を示す説明図である。Fig30は、表裏反転後のシリコン基板 の断面図である。Fig31は、画素制御素子の実装装置の概略図である。Fi 20 g32は、(a)は、内部を通過する配線が形成された画素制御素子の例と、この 画素制御素子を使用して、スクリーン印刷により配線形成する際のスクリーンマ スクの例を平面ディスプレイ基板の上面図と比較して示す図であり、(b)が(c) の平面ディスプレイ基板の配線に対応するスクリーンマスクの図である。Fig 33は、本発明の画素配列の他の例を示す平面図である。Fig34は、本発明 25 の画素配列の他の例を示す平面図である。Fig35は、特許文献2と本発明の



内容を比較して説明する図である。Fig36は、特許文献2と本発明の内容を 比較して説明する図である。Fig37は、本願の画素制御素子の配置パターン と画素配列を示す図である。Fig38は、従来の画素制御素子の配置パターン と画素配列の例を示す平面図である。

5

発明を実施するための最良の形態

以下に、本発明の実施の形態を図面を引用しながら説明する。

(第1の実施の形態の平面ディスプレイ基板の製造方法)

(1. 液晶ディスプレイ構造)

10 本実施の形態は、本発明の平面ディスプレイ基板の製造方法を液晶ディスプレイの製造に適用したものである。液晶ディスプレイ200は、Fig24に示すように、平面ディスプレイ基板100とカラーフィルター基板111との間に液晶112を挟持する構造をとる。プラスチック基板からなる平面ディスプレイ基板(第1の基板やアレイ基板とも呼ばれる。)100には、樹脂フィルム101を介して画素制御素子1と透明電極(画素)102とがマトリクス状に形成され、その上に配向膜110が形成される。他方、カラーフィルター基板111には、耐溶剤層113を介してカラーフィルター114が上記透明電極102と対向するように形成され、その表面にカラーフィルター用透明電極115と配向膜110が形成される。画素制御素子1は、複数の薄膜トランジスタ(TFT;Thin Film Transistor)が形成されたものであり、複数の透明電極102を制御することにより各画素のオン、オフ、濃淡などを制御する。

(2. 画素制御素子の選択転写方法)

上記構成の液晶ディスプレイ200は、Fig25に示す製造方法により製造される。その概略は、画素制御素子用基板2に複数画素の制御を行う集積回路3 を形成して保持基板7に固定する工程R1と、画素制御素子用基板2を研磨する工程R2と、画素制御素子用基板2をピックアップ用基板9に移す工程R3と、

10

15

20

25

画素制御素子1に切断する工程R4と、画素制御素子1をピックアップ装置51により平面ディスプレイ基板100に転写する工程R5と、透明電極及び配線を形成する工程R6と、配向膜形成及びラビングをする工程R7と、カラーフィルター基板を貼り合わせる工程R8と、液晶を注入する工程R9とを備える。

まず、上記工程R1において、画素制御素子用基板2として結晶シリコン基板 或いは多結晶シリコン基板(以下、シリコン基板とする)2に複数画素の制御を 行う集積回路3を形成する。シリコン基板2上への集積回路3の形成は、周知の 半導体製造技術によって行う。その集積回路3の一例をFig1に示す。Fig 1の集積回路3には画素制御を行う薄膜トランジスタの電子デバイス3 a が 1 2 個形成されている。すなわち、1個の集積回路3によって、3色(RGBの3色) ×4画素の制御を行うことができる。また、各画素の電流保持回路3b及び画素 ライン107等の信号線をつなぐための電極パッド3cも形成しておく。このよ うな集積回路3を形成後、Fig2に示すように、電極パッド3c以外の部分に、 窒化シリコン膜、或いは酸化シリコン膜4を堆積し、集積回路3を保護する。こ こで、列方向に画素制御素子1から離れる画素との配線の直線性を保つために、 画素制御素子1からの列の配線を直線状に施し(直線状に配するだけで、画素制 御素子と各画素とが確実に接続される。) なる (Fig37参照)。3色×4画素 の12画素は、前記配線の交わる位置に配される画素制御素子1から離れるに従 って、その長さが長くすることも可能である (Fig37参照)。また、画素配列 の他の例としては、前記 i 行 j 列は i × j が 3 の倍数であり、前記画素制御素子 1は、3色となる3画素を組として、一つの集積回路3で複数組を制御するもの であり、Fig33に示すように、2列12行として一つの集積回路3で8組を 制御(3の整数倍の24画素を3色となる3画素を組として制御)したり、Fi g 3 4 に示すように、4列6行として一つの集積回路3で8組を制御したりする 等が考えられ、その中央に配される画素制御素子1は、一つの集積回路3で複数 の画素を制御する画素制御素子1であり、上記各画素との接続を共通の領域を使

用した配線を介して接続されているものでも良い。このように、画素配列は、i 行j列の画素配列のパターンに適用可能である。これよれば、上記画素制御素子 1は、一つの集積回路 3 で複数の画素(或いは画素電極)を制御する画素制御素子であり、上記 i 行j列のほぼ中央に配されて、各画素と上記配線を介して接続されているため、配線の数が少なくなり(省配線化)、配線による光遮蔽部の面積が小さくなり、開口率の向上に寄与できる。ここで、配線の数とは、行方向又は列方向に配される配線の束からなる配線群(本実施の形態ではデータライン109の集合、又は、画素ラインとゲートライン108の集合)の数をいう。

Fig3に示されるように、シリコン基板2上には、Fig1に示されるよう 10 な集積回路3が規則的な間隔で多数形成される。その規則的な間隔(ピッチ)5, 6は、以下に説明するように、平面ディスプレイ基板100上におけるピッチ1 05,106に対応するものである。一つの集積回路3で、3色×4画素の制御 を行う場合、平面ディスプレイ基板100上での画素制御素子1は、Fig4に 示すように、第1の方向Xについてはピッチ105にて実装され、第2の方向Y についてはピッチ106にて実装される。そして、シリコン基板2上に多数形成 15 された集積回路3のピッチ5,6は、Fig5のように、平面ディスプレイ基板 100上での画素制御素子1の間隔105,106を基準とし、その間を自然数 m, n個の画素制御素子1で埋めるようにして決定される。すなわち、平面ディ スプレイ基板100における第1の方向Xについてのピッチ105をpxとし、 同じく第2の方向Yについてのピッチ106をpyとした場合、シリコン基板2 20 における第1の方向Xについてのピッチ5はpx/m、同じく第2の方向Yにつ いてのピッチ6はpy/nとなる。そして、Fig6に示すように、シリコン基 板2の表面すなわち集積回路3が形成されている面2aを、第1の粘着テープ8 によって保持基板7に固定する。

25 次に、工程R2において、シリコン基板2の裏面すなわち集積回路3が形成されない面2bを機械研磨して、シリコン基板2の厚さを20~100μm程度に

薄膜化する。第1の粘着テープ8は、所定の加熱により粘着力が低下する熱剥離 テープを使用することができる。

次に、工程R3において、ピックアップ用基板9にシリコン基板2を転写する。 具体的には、Fig7に示すように、シリコン基板2の裏面2bとピックアップ 用基板9とを第2の粘着テープ10で接着し、保持基板7を介して第1の粘着テープ8を加熱して第1の粘着テープ8及び保持基板7を剥離する。このようにしてシリコン基板2を保持基板7からピックアップ用基板9に転写する。このとき、Fig8に示すように、集積回路3が形成された面2aは表面側となる。ここで、第1の粘着テープ8の熱剥離温度が第2の粘着テープ10の熱剥離温度よりも低いものとなるように、それぞれの粘着テープ8,10を選択すれば、第1の粘着テープ8への加熱がシリコン基板2を介して第2の粘着テープ10へ伝導して、ピックアップ用基板9とシリコン基板2との接着力が低下して位置ズレ等の不具合を引き起こすことが防止される。

また、粘着テープ8,10の接着手段、すなわち粘着力を変化させる手段を異なるものとしてもよい。例えば、第1の粘着テープ8を、紫外線照射によって粘着力が弱くなるものとし、第2の粘着テープ10を熱剥離テープとすると、第1の粘着テープ8を剥離するための紫外線照射によって、第2の粘着テープ10の粘着力が低下してしまうことが防止される。

その後、工程R4において、シリコン基板2を集積回路3ごとに、チップ形状 20 に切断し、画素制御素子1を形成する。切断方法は、エッチング、サンドブラスト加工、レーザー加工、ダイシング加工などにより行うことができる。生産効率の面からは、アルミナ等の粉末をノズルから高圧・高速で噴射して切削して行くサンドブラスト加工が最も適しているが、画素制御素子1の形状を精度良く加工したい場合は、レーザー光を移動させ切削して行くレーザー加工が適している。

25 プラズマを用いた、いわゆるドライエッチングによっても加工は可能であるが、 加工速度が他の方法に比して遅いため、生産効率は低い。また、薬液を用いたウ

10

15

25

ェットエッチングでは、薬液の回り込みによって画素制御素子1の加工精度が劣 ったり、機械的に切断を行うダイシング加工では、ダイシングの刃によって、画 素制御素子1が飛んだりして、歩留まりの点で不利である。したがって、切断方 法の選択は重要であり、本実施の形態のように、 $20\sim100~\mu$ m程度の厚さの シリコン基板2を切断する場合は、サンドブラスト加工もしくはレーザー加工が 適している。本実施の形態においては、サンドブラスト加工による例を説明する。

Fig9、Fig10は、サンドブラスト加工による切断工程を示す。上述し たシリコン基板2の機械研磨による薄膜化及びピックアップ用基板9への転写の 後、シリコン基板2に形成した集積回路3の間にて切断できるように、位置合わ せ及び画素制御素子1のパターニングを行う。パターニングは、フォトリソグラ フィー法などによって行う。Fig9は、フォトリソグラフィーによって、パタ ーニングを行った後の状態を示したものである。次に、Fig10のように、パ ターニングによって形成したフォトレジスト11をマスクとして、サンドブラス ト加工を行う。サンドブラスト加工によって、個々の画素制御素子1に切り分け た後、フォトレジスト11を剥離する。Fig11は、フォトレジスト11を剥 離した後の様子を示している。

Fig11に示される段階においては、ピックアップ用基板9上に、第1の方 向Xのピッチ5がp x/m、第2の方向Yについてはピッチ6がp y/nとなる ように画素制御素子1が配列された状態にある。次の工程R5においては、ピッ クアップ用基板9を低温で加熱して第2の粘着テープ10の粘着力を少し低下さ 20 せ、この配列された画素制御素子1から、所定の画素制御素子1のみをピックア ップして、平面ディスプレイ基板100上に画素制御素子1を配置する。このと き、ピックアップ工程が終わるまで、ピックアップ用基板9を加熱しつづけても よいが、ピックアップする画素制御素子1の近辺のみを、ピックアップ時に加熱 するようにしてもよい。このようにすることで、加熱時間及び熱量を少なくする ことができる。また、第2の粘着テープ10として、紫外線照射により粘着力が

低下するものを使用し、ピックアップ用基板 9 に紫外線を透過するものを使用した場合は、ピックアップする画素制御素子 1 の近辺のみに紫外線ビームを短時間 照射することにより、第 2 の粘着テープ 1 0 の粘着力低下に必要な時間及び熱量 (紫外線照射量)を少なくすることができる。

5 Figl2は、工程R5においてピックアップを行うピックアップ装置51の真空チャック52を示したものである。真空チャック52の吸着面には、フッ素樹脂が塗布されている。このフッ素樹脂は、後述する透明熱可塑性樹脂フィルム101等による透明な熱可塑性樹脂膜との離型剤としての役割を持つ。画素制御素子1のチャッキング(吸着)を行う真空吸着穴53が、第1の方向Xには、平10 面ディスプレイ基板100上の画素制御素子1と同じ配列ピッチ55(すなわちpx)で自然数K列形成され、第2の方向Yにも同様に配列ピッチ56(すなわちpy)で自然数L行形成されている。したがって、この真空チャック52によって、平面ディスプレイ基板100上における第1の方向Xのピッチ105及び第2の方向Yのピッチ106を満たす画素制御素子1を、一度に最大K×L個ピックアップし、平面ディスプレイ基板100に転写することができる。

Fig13において斜線が付された部分は、第1の方向Xにピッチ5 (すなわちpx/m)にて、第2の方向Yにピッチ6 (すなわちpy/n)にて規則正しく配列されている画素制御素子1において、真空チャック52によってピックアップされる画素制御素子1の一例を示す。すなわち、第1の方向Xには自然数m20 個ごとに (m-1個おきに)選択し、第2の方向には自然数n個ごとに (n-1個おきに)選択することとなるため、斜線が付された箇所の画素制御素子1が選択的にピックアップされることとなる。そして、次回のピックアップ時は、例えば、真空チャック52をピックアップ用基板9上において幅px/mだけ第1の方向X(Fig13において右方向)にずらした位置に来るようにすれば、既にピックアップされた画素制御素子1(Fig13において斜線が付されたもの)の右隣に位置する画素制御素子1を、前回のピックアップ時と同様に選択的にピ



ックアップすることができる。このような選択的なピックアップ操作を最大 $m \times n$ 回繰り返すことができる。また、Fig14は、真空チャック52を用いて画素制御素子1をピックアップする状態を示す。このようにして、画素制御素子1の選択転写を1回もしくは、複数回行うことによって、平面ディスプレイ基板100全面に画素制御素子1を転写する。

次に、ピックアップされた画素制御素子1を平面ディスプレイ基板100へ固定する方法について説明する。Fig15に示すように、平面ディスプレイ基板100の表面には、透明熱可塑性樹脂フィルム101がラミネート加工されている。透明熱可塑性樹脂フィルム101に代えて透明熱可塑性樹脂を塗布して膜形成しても、透明熱可塑性樹脂による平面ディスプレイ基板100としても良い。このような平面ディスプレイ基板100を、Fig16に示すように、画素制御素子1の転写前に予めヒーター等により加熱しておき、適度に塑性変形可能となった透明熱可塑性樹脂フィルム101上に、ピックアップされた画素制御素子1を埋め込むように転写する。

15 或いは、ピックアップされた画素制御素子1を透明熱可塑性樹脂フィルム101上に載せた後、プレスを行って埋め込むように転写してもよい。このとき、透明熱可塑性樹脂フィルム101は充分に加熱されていないため画素制御素子1との密着性が弱く、真空チャック52に吸着された画素制御素子1が透明熱可塑性樹脂フィルム101上に接触して真空吸着穴53から画素制御素子1が離れる瞬間に、画素制御素子1がわずかに位置ズレしてしまうことがある。そこで、画素制御素子1が真空吸着穴53から離れるときに、真空吸着穴53から圧空をかけて、この圧空による圧力を持って画素制御素子1を透明熱可塑性樹脂フィルム101とが密着するため、真空吸着穴53から画素制御素子1を確実に離すとともに、透明熱可塑性樹脂フィルム101とが密着するため、真空吸着穴53から画素制御素子1を確実に離すとともに、透

プレスの方法としては、画素制御素子1の配置後あるいは配置時に、透明熱可

10

15

20

25

塑性樹脂フィルム101を加熱して塑性変形可能としてからプレス装置等(図示 せず)によりプレスしてもよいし、プレス装置等を加熱してプレスしてもよい。 また、プレスする時期(タイミング)においては、全ての画素制御素子1を配置 し終えた後に、一括して平面ディスプレイ基板100をプレスするようにしても よいし、任意の数量(例えば、平面ディスプレイ基板100上の所定の面積に配 置する数量)の画素制御素子1を配置し終えた後にプレスするようにしてもよい。 このとき、真空チャック52の真空吸着穴53の周辺をわずかに残して、残りの 部分を画素制御素子1の厚さと同じかそれ以上の厚さだけ削り取っておくことが 望ましい。例えば、真空吸着穴53に画素制御素子1を吸着させたときに、吸着 穴53の周辺部分で画素制御素子1に隠れてしまう領域を残し、残りの部分を上 記のように削り取る等である。これにより、既に配置されている画素制御素子1 が真空チャック52 (特に辺縁部) に干渉して位置ズレしてしまうことが防止さ れる。また、ピックアップ時において、ピックアップ用基板9上におけるピック アップされていない画素制御素子1 (すなわち、未配置の画素制御素子 1) に真 空チャック52が干渉することによる位置ズレや画素制御素子1を損傷してしま うことが防止される。

また、画素制御素子1の埋め込みにおける別の方法として、レーザー光の照射等により局所的に加熱するようにしてもよい。この場合、画素制御素子1を転写する場所が局所的に可塑化するため、埋め込むように力を加えて転写したときに、既に転写されている画素制御素子1近辺の透明熱可塑性樹脂フィルム101を変形させて位置ズレを起こすことが防止される。

また、上述したように、真空チャック52の画素制御素子1を吸着する面(吸着面)には、フッ素樹脂が塗布されているため、真空チャック52の吸着面に透明熱可塑性樹脂フィルム101等による透明な熱可塑性樹脂膜が付着してしまうことがない。これにより、本発明においては、画素制御素子1を透明熱可塑性樹脂フィルム101に正確かつ確実に配置することができるため、透明熱可塑性樹脂フィルム101に正確かつ確実に配置することができるため、透明熱可塑性樹

脂フィルム101に従来の特許文献1や非特許文献1における凹部をあらかじめ 形成する工程が不要となる。 Fig17は、透明熱可塑性樹脂フィルム101に 画素制御素子1を埋め込むように転写された状態を示す。

また、Fig17に示されるように、透明熱可塑性樹脂フィルム101~画素 制御素子1を埋め込むように転写すると、特に画素制御素子1の周辺部に透明熱 5 可塑性樹脂フィルム101の凹変形103が生じる場合がある。この凹変形10 3の平坦化及び画素制御素子1を確実に固定化するために、Fig18のように、 平面ディスプレイ基板100の画素制御素子1を転写した面に透明紫外線硬化樹 脂膜104を塗布し、Fig19のように、画素制御素子1を選択転写した反対 側の面から、紫外線照射を行う。平面ディスプレイ基板100及び透明熱可塑性 10 樹脂フィルム101は紫外線を透過させるので、紫外線を透過しない画素制御素 子1表面以外の透明紫外線硬化樹脂膜104が硬化する。その後、画素制御素子 1上の硬化しなかった透明紫外線硬化樹脂膜104を除去する。 Fig20は、 除去処理後の平面ディスプレイ基板100を示す。また、透明紫外線硬化樹脂膜 104として、その後の液晶ディスプレイ200への組み立てに使用される有機 15 系溶媒の処理に耐えうる材質のものを選択することによって、透明熱可塑性樹脂 フィルム101を有機系溶媒から保護することが可能となる。

(配線形成方法)

以上に説明した方法で画素制御素子1を平面ディスプレイ基板100上に固定 20 化した後、工程R6において、Fig21に示すように平面ディスプレイ基板100の表面に透明電極(画素或いは画素電極)102を形成する。次に、Fig22及びFig23に示すように、画素制御素子1と透明電極102との間の配線(画素ライン)107、ゲートライン108及びデータライン109等の配線を形成する。

25 本実施の形態では、複数の画素を制御する画素制御素子1とゲートライン10 8とデータライン109と画素ライン107等の配線をスクリーンマスクMMを

使用したスクリーン印刷による印刷塗布方法によってパターン形成する。複数の 画素を制御する画素制御素子1には、Fig32(a)に示すように、その内部 を通過する配線D9,P7,G8が多層構造で形成されている(つまり、縦方向 のデータライン109を直線状に維持することができる。)。 すなわち、ゲートラ イン108とデータライン109と画素ライン107等の配線と接続することと なる配線D9, P7, G8が予め形成されている。他方、スクリーンマスクMM としては、メタルマスクとメッシュマスクがあり、いずれでも良いが、後述する 理由からメタルマスクMMを使用することが好ましい。メタルマスクMMを使用 したスクリーンマスクMMの一例を示すものがFig32(b)で、金属箔のス クリーンマスクMMに、画素ライン107、ゲートライン108、データライン 10 109に対応する破線状の所定パターン(縦横にスリットが形成されたパターン) の穴MD9,MP7,MG8が形成されている。本実施の形態のスクリーン印刷 は、メタルマスクMMとしては、厚さが20μm程度の金属箔のパターン部分(パ ターン)に穴を開けて、その部分からインク(配線材料)を塗布する。ここで、 符号MD9はFig32(c)の平面ディスプレイ100のデータライン109 15 に対応するパターンであり、符号MP7は同じく画素ライン107に対応するパ ターンであり、符号MG8は同じくゲートライン108に対応するパターンであ る。なお、縦横の所定パターンMD9, MP7, MG8の中央位置MSに複数の 画素を制御する画素制御素子1が位置することとなる。上記画素制御素子1がゲ ートライン108やデータライン109などの画像全体を制御するために画面全 20 体に設置される配線の一部が画面全体に配置されている複数画素を制御する画素 制御素子1の内部を通過する構造とすると、これによりデータライン108やゲ ートライン109などの配線を上記スクリーンマスクMMを使用してパターン配 線するとき、上記スクリーンマスクMMの縦横の所定パターンのように微小区域 ごとに分割したスリット穴MD9, MP7, MG8とすることができ、これらが 25 形成された上記スクリーンマスクMMを使用すれば、平面ディスプレイ基板10

10

15

20

○にゲートライン108等の配線を一度に形成することができる。この点、従来の液晶ディスプレイにおける配線は、縦横にまっすぐに伸びる配線間にTFTが一つ介在するもので、各画素に信号を送る信号線(データラインやゲートライン)は、縦横ほぼ一直線でつながってしまい、メタルマスク自体の加工は不可能であった。また、その配線方法は、配線材料を平面ディスプレイ基板の全面に薄膜堆積して、それをフォトリソグラフィー法によるパターン転写により、そして、配線材料薄膜をエッチングし、レジスト膜除去等等といった高価で複雑な製造工程となっていた。なお、本実施の形態では、基板上の配線はすべて上記画素制御素子1により区切れる破線パターン(断続的パターン)になるためにすべての配線を上記方法で形成することが可能である。ただし、縦横に配線されるゲートライン108等の配線の主要部分(直線部分)を従来と同様の形成方法で形成しておき、上述した上記画素制御素子1が中心になる接続部分のみ本実施の形態の配線接続方法により形成しても良い。


本実施の形態では、データライン108とゲートライン109等の配線の間の破線状の中央部分に上記画素制御素子1が入るために、メタルマスクMMによるスクリーン印刷によって一括した効率の良い配線パターンが平面ディスプレイ基板100に直接配線材料を印刷塗布形成できるため、生産効率が格段に向上する。ただし、メタルマスクMMを使用する理由は、スクリーンメッシュを用いた方法では、 $10\sim20\,\mu$ m幅の細線の印刷が限界であり、LCD信号線は通常 $10\,\mu$ m程度であることから現状での使用が困難なことによる。これに対して、スクリーン印刷のメタルマスクMMを用いた方法では、 $10\,\mu$ m以下の細線を直接印刷することが可能であり、配線が従来技術よりも安価に実施できる利点がある。

次に、工程R7において、Fig24に示すように平面ディスプレイ基板100の表面に配向膜110を形成し、ラビングを行う。さらに工程R8において、

25 カラーフィルター基板 1 1 1 を貼り合わせた後、工程 R 9 において、液晶 1 1 2 及びスペーサーの注入、封止を行って液晶ディスプレイ 2 0 0 が完成する。

10

30




(第2の実施の形態の平面ディスプレイ基板の製造方法)

本実施の形態は、Fig25のフローチャートに示されるように、画素制御素子1の切断工程R10の後に、ピックアップ用基板9への転写工程R11を行うものである。工程R2において、Fig6に示されるシリコン基板2の機械研磨の後、工程R10として、シリコン基板2に形成した集積回路3の間にて切断できるように、位置合わせ及び画素制御素子1のパターニングを行う。このとき、集積回路3は、シリコン基板2の表面側ではなく、保持基板7に接触する側にあるため、集積回路3の位置を上方から直接目視により確認しながら位置合わせをすることはできない。したがって、シリコン基板2の裏面2bに集積回路3の位置を示す位置合わせマークを設けたり、シリコン基板2と保持基板7とに位置合わせ用の貫通穴を設けたりすることにより、位置合わせをすることができる。また、保持基板7及び第1の粘着テープ8を透明なものとすれば、裏面側から集積回路3の位置を確認することができる。

パターニングは、フォトリソグラフィー法などによって行う。パターニング後 15 の状態をFig26に示す。次に、Fig27のように、パターニングによって 形成したフォトレジスト11をマスクとして、サンドブラスト加工を行う。サン ドブラスト加工によって、個々の画素制御素子1に切り分けた後、フォトレジス ト11を剥離する。Fig28は、フォトレジスト11を剥離した後の様子を示 している。

20 次に、工程R11として、Fig29に示すように、画素制御素子1の裏面とピックアップ用基板9とを第2の粘着テープ10で接着し、保持基板7を介して第1の粘着テープ8を加熱して第1の粘着テープ8及び保持基板7を剥離する。ここで、第1の粘着テープ8を加熱している間は粘着力が低下しているため、剥離によって画素制御素子1が飛び散って、規則的配列が乱れる恐れがある。そのため、加熱による剥離時に、画素制御素子1を若干プレス固定しながら第1の粘着テープ8を加熱することにより、画素制御素子1が飛び散ったり位置ズレを起



こしたりしないようにするなどの配慮が必要である。このようにして画素制御素 子1を保持基板7からピックアップ用基板9に転写する。このとき、Fig30 に示すように、集積回路3が形成された面は表面側となる。

ここで、第1の実施の形態と同様に、第1の粘着テープ8の熱剥離温度が第2 の粘着テープ10の熱剥離温度よりも低いものとなるように、それぞれの粘着テ 5 ープ8,10を選択することは、位置ズレ防止の観点から望ましい。また、それ ぞれの粘着テープ8,10の粘着力を異なるものとしてもよい。第1の粘着テー プ8として、シリコン基板2の機械研磨及び画素制御素子1への切り分け工程に おいて、画素制御素子1及び保持基板7にかかる力に耐え得るだけの粘着力を持 つものを選択し、第2の粘着テープ10として、ピックアップしやすい粘着力の 10 ものを選択した場合は、より確実に位置ズレを防止し、その後のピックアップ工 程がスムーズに行われることとなる。また、第1の実施の形態と同様に、ピック アップする画素制御素子1の近辺のみの粘着力を低下させるようにしてもよい。

(実施例)

次に、対角寸法 5 0 インチ、解像度 SXGA (1280×3 色×1024)、開口率 8 0% 15 の液晶ディスプレイを製造する場合について、特許文献1と比較しながら説明す る。

(1)素子形状の比較

本件の方法で、1素子で12画素を制御する場合、Siチップの大きさは、2 00μm程度となる。それに対して、特許文献1で、1素子で1画素を制御する 20 場合、Siチップの大きさは、60μm程度になる。

(2) 素子ピッチの比較

本件の方法では、素子ピッチは横1.7mm、縦1.22mm 程度となる。特許 文献1では、素子ピッチは横0.3mm、縦0.6mm程度となる。

以上の前提から、本件の方法と特許文献1を比較すると、(1)「素子加工での 25 生産性」としては、本件の方法での複数画素を制御する画素制御素子の方が、特

10

15

20

許文献1の方法での素子よりもはるかに大きいことから、加工による削りしろを 少なくでき、材料消費量を低減可能で、加工工数もはるかに少なくなる。(2)素 子の基板への転写としては、本件の方法では、画素制御素子を平面ディスプレイ 基板に転写するために、規則的配列で並んだ素子から、素子の配置ピッチで真空 穴を加工した真空チャックによって、素子を選択的にピックアップし、基板上に 転写するが、真空穴としては、直径φ100μm程度でピッチ横1.7mm、縦 1. 2 mmで配列されたものとなる。転写される側のSiチップ基板の大きさが 8インチウェハー程度の場合、一度に900個程度のSiチップをピックアッ プすることが可能になる。一方、仮に特許文献1の方法によるとすると、 ϕ 40 μ m程度の真空穴を 0. 3 mmピッチで加工する必要がある。また、仮に 8 イン チウェハー基板からSiチップをピックアップする場合、約11万個の真空穴を 加工する必要がある。現状の加工技術で、真空チャックとして使用可能な深い穴 の加工では、 ϕ 100 μ mは可能で、 ϕ 40 μ mもの微細な穴加工は困難で、し かも、それを極めて多数加工する必要があり、特許文献1の方法は、現実では実 現できない。(3)「素子の検査及び修復」についても、本件の方法が、配置する 素子個数が少ないことから、素子の検査、修復も容易となる。また、特許文献 1 の方法(素子の規則的配列)において、「ピックアップ&埋め込み」という方法を 実施したとしても、先述のように、1 画素を1素子で制御する小さい素子では、 ピックアップする真空チャック自体を加工することが困難となる。なお、素子自 体の大きさを大きくすると、開口率を下げるため、液晶ディスプレイの性能を落 とすことになる。

以上、第1及び第2の実施の形態においては、本発明を液晶ディスプレイの製造に適用した場合を説明したが、本発明はこれに限るものではなく、有機EL等による平面ディスプレイの製造にも広く適用可能である。

25 (画素制御素子の実装装置)

次に、第1及び第2の実施の形態において説明した方法により画素制御素子を

10

15

20

実装するための装置について説明する。 Fig31に、本実施の形態による画素 制御素子1の実装装置300を示す。この実装装置300は、画素制御素子1の 平面ディスプレイ基板100への選択転写時におけるピックアップ機能及び配置 機能を有し、Fig25における工程R5を実施するものである。配置機能は、 画素制御素子1を保持する画素制御素子ステージ301及び平面ディスプレイ基 板100を保持する基板ステージ302からなる。画素制御素子ステージ301 は、静電チャック、低粘着テープなどの手段によって画素制御素子1を保持し、 ヒーター或いは紫外線照射装置等の剥離機構303を備えている。また、基板ス テージ302は、真空チャック、静電チャック、メカニカルチャックなどによっ て平面ディスプレイ基板100を保持するものであり、ヒーター等による加熱機 構309を備えている。メカニカルチャックを用いる場合は、平面ディスプレイ 基板100の端部を保持するものとする。また、画素制御素子ステージ301及 び基板ステージ302は、それぞれ回転角度調節機構を有しており、コンピュー タ等による制御装置308により回転角度を調節制御される。ピックアップ機能 は、画素制御素子1を選択的に吸着するピックアップ装置51、ピックアップ装 置51に付随した位置合わせ用カメラ304、X軸調節機構305、Y軸調節機 構306、及びZ軸調節機構307からなる。各軸調節機構305,306,3 07は、それぞれの軸について、ピックアップ装置51を最適な場所に位置合わ せするものであり、それぞれ制御装置308により位置合わせ制御される。また、 位置合わせ用カメラ304の映像データは制御装置308に送られ、制御装置3 08のモニタ (図示せず) に映像が表示されるようになっている。

以下に、実装装置300を用いた画素制御素子1の実装を説明する。画素制御素子1が保持されているピックアップ用基板9を画素制御素子ステージ301に載置し、平面ディスプレイ基板100を基板ステージ302に載置した後、それ ぞれの平行調整を行う。平行調整は、ピックアップ用基板9における第1の方向 Xと、平面ディスプレイ基板100における第1の方向Xと、X軸調節機構30

15

20

5の可動方向とが平行となるようにそれぞれのステージ301,302の回転角 度調節機構を調整するものである。それぞれの基板9,100における第2の方 向Y, YとY軸調節機構306の可動方向とが平行となるように平行調整しても よい。平行度の確認の基準として、予め、画素制御素子1を形成したシリコン基 板2もしくはピックアップ用基板9及び、平面ディスプレイ基板100に位置合 わせマークM1を設置しておくことにより、容易に行うことができる。或いは、 画素制御素子1の端部と、平面ディスプレイ基板100の端部とを基準としても 良い。そして、平行度の確認は、位置合わせ用カメラ304を使用して制御装置 308のモニタを確認しながら、シリコン基板2もしくはピックアップ用基板9 の位置合わせマークM2、或いは画素制御素子1及び平面ディスプレイ基板10 0の端部を観察して、ピックアップ用基板9の第1の方向Xが、X軸調節機構3 05の可動方向と平行になるように、画素制御素子ステージ301を回転させる。 同様に、平面ディスプレイ基板100の第1の方向Xが、X軸調節機構305の 可動方向と平行になるように、基板ステージ302を回転させる。このとき、制 御装置308において位置合わせ用カメラ304からの信号を画像処理すること により、自動平行調整をさせるようにしてもよい。

平行調整後、シリコン基板2或いはピックアップ用基板9の位置合わせマーク M2の位置情報と、平面ディスプレイ基板100の位置合わせマークM1の位置 情報を制御装置308に記憶させる。これらの位置情報はそれぞれ、X軸調節機構305、Y軸調節機構306及びZ軸調節機構307の位置情報からなる。それぞれの位置合わせマークM1, M2に代えて、例えば画素制御素子1の左下のチップ(基準とするチップ)位置や、平面ディスプレイ基板100の手前左を、基準位置として、これらの位置情報を制御装置308に記憶させてもよい。

位置情報の記憶終了後、画素制御素子1のピックアップを行う。ピックアップ 25 前に、予め剥離機構303のヒーターや紫外線照射装置を駆動して、ピックアップ 用基板9の第2の粘着テープ10を低粘着状態にしておく。また、予め加熱機

10

15

20

25

構309のヒーターを駆動し、平面ディスプレイ基板100の透明熱可塑性樹脂フィルム101を塑性変形可能にしておく。ピックアップ装置51には、第1の実施の形態で述べたとおり、真空チャック52が備えられており、平面ディスプレイ基板100上における画素制御素子1のピッチ105,106と同じピッチ55,56で、真空吸着穴53が備えられ、真空吸着穴53の位置情報は、予め制御装置308に記憶されている。そして、制御装置308によりX軸調節機構305、Y軸調節機構306及びZ軸調節機構307を駆動させて、真空チャック52を画素制御素子ステージ301の上方に移動させ、画素制御素子1をピックアップする。最初にピックアップする画素制御素子1を、先の基準位置に最も近い位置にある画素制御素子1とすると、その後の制御が効率的に行われるので好ましい。

第1の実施の形態において述べた通り、第2の粘着テープ10及びピックアップ用基板9の種類によっては、第2の粘着テープ10を低粘着化するとき、紫外線ビーム等のエネルギー線により行うことが可能である。このとき、剥離機構303として熱線や紫外線ビームを発生するエネルギー線発生装置を使用し、ピックアップ前にこれをスタンバイ状態にしておく。そして、ピックアップ時(或いは直前)に、ピックアップする画素制御素子1の近辺のみにエネルギー線を照射し、第2の粘着テープ10を部分的に低粘着化する。したがって、ピックアップ工程が終わるまで加熱状態(或いは紫外線照射状態)を保つ必要がなく、ピックアップしない画素制御素子1の近辺の粘着テープ10が低粘着状態とならないため、ピックアップ基板9上において画素制御素子1の配列を乱してしまうことがない。

画素制御素子1をピックアップした真空チャック52を、X軸調節機構305、 Y軸調節機構306及びZ軸調節機構307を駆動して平面ディスプレイ基板1 00の上方まで搬送し、平面ディスプレイ基板100上に画素制御素子1を実装 する。これらの画素制御素子1のピックアップ及び実装を繰り返し行い、平面デ

10

15

ィスプレイ基板 100の全面に、画素制御素子 1 を実装する。さらに、画素制御素子ステージ 301 及びピックアップ装置 51 を複数設置しておき、数ロットの画素制御素子 1 を並行して実装すると生産性の向上を図ることができる。

また、予め加熱機構309により透明熱可塑性樹脂フィルム101が塑性変形可能となっているため、真空チャック52を透明熱可塑性樹脂フィルム101に押し付けるように画素制御素子1を実装すると、画素制御素子1が透明熱可塑性樹脂フィルム101に埋め込まれるように配置される。加熱機構309により予め加熱しないか、或いは基板ステージ302に加熱機構309を設けずに、画素制御素子1を、平面ディスプレイ基板100(透明熱可塑性樹脂フィルム101)上に配置した後に、上方から加熱プレスして、透明熱可塑性樹脂フィルム101に埋め込むように実装しても良い。また、裏面側からレーザー光の照射等により透明熱可塑性樹脂フィルム101を局所的に加熱するようにしてもよい。

画素制御素子1の実装後に、透明紫外線硬化樹脂膜104を使用する場合は、 平面ディスプレイ基板100の画素制御素子1配置面に透明紫外線硬化樹脂膜104を塗布した後、別の紫外線照射装置(図示せず)を用いて、平面ディスプレイ基板100裏面より紫外線照射を行うことによって、画素制御素子1の固定化を行う。このとき、基板ステージ302に紫外線照射装置を組み込んでおいても良い。

この実装装置300は、ピックアップ用基板9上の画素制御素子1をピックア 20 ップして平面ディスプレイ基板100に実装するものであるが、第1及び第2の 実施の形態におけるピックアップ及び実装工程R5以外の工程は、周知の製造装置(例えば、半導体製造装置やフォトリソグラフィー装置等)を用いて行うことができる。すなわち、画素制御素子1の実装に関する装置が既に導入されている場合は、本実施の形態における実装装置300のみを新規に導入するだけで、第1及び第2の実施の形態において説明した画素制御素子の実装方法を行うことができることとなる。

15

20

(実施例)

上記の実装装置300を用いて、実際に液晶ディスプレイ用の平面ディスプレイ基板100に画素制御素子1を選択転写した例を説明する。本実施例の液晶ディスプレイ200は、対角寸法50インチ、解像度SXGAである。8インチ(直径200mm)のシリコン基板2に、縦200μm×横150μmの大きさの画素制御素子1を、第1の方向Xのピッチ5を0.215mm、第2の方向Yのピッチ6を0.244mm、厚さを0.06mmで製作した場合、1枚のシリコン基板(素子形成部分は140mm×140mm)から、37万個の画素制御素子1が製作される。対角寸法50インチ(1107mm×623mm)でSXGA(1280×1024×3色)の解像度の液晶ディスプレイ200を製造するとした場合、一画素(3色)の大きさは0.86mm×0.61mmとなる。すなわち、平面ディスプレイ基板100上での画素制御素子1の間隔は、第1の方向Xのピッチ105は1.72mm、第2の方向Yのピッチ106は1.22mmとなる。その際に必要な画素制御素子1は、約33万個である。すなわち、1枚のシリコン基板2で、50インチの液晶ディスプレイ200に使用される平面ディスプレイ基板100の1枚分の画素制御素子1を製作できる。

このようにして製作された画素制御素子1をピックアップする真空チャック52には、径が 100μ mの真空吸着穴53が、第1の方向Xのピッチ55が1. 72mm、第2の方向Yのピッチ56が1. 22mmとなるように、第1の方向Xに100 (=10 (=11) 列、第12 の方向12 (=11) 行形成されているものを使用した。

この真空チャック52によって、画素制御素子1の中から、平面ディスプレイ 基板100の第1の方向Xのピッチ105(=1.72mm)、第2の方向Yのピッチ106(=1.22mm)で、K×L(=80×102=8160)個の画 ま制御素子1をピックアップし、平面ディスプレイ基板100に転写した。これ を繰り返して行い、画素制御素子1を平面ディスプレイ基板100の全面に転写

した。その結果、第1の方向Xに8回、第2の方向Yに5回の計40回の選択転写によって、平面ディスプレイ基板100の全面に画素制御素子1を転写できた。

(本実施の形態と特許文献2との比較)

特許文献2の発明は、本発明の画素制御素子に相当する「素子ブロック13」 を一つずつピックアップして転写しているのに対して、本発明は、複数の画素制 5 御素子を所定のピッチでピックアップして転写している。すなわち、特許文献 2 には、「素子ブロック13の単位での素子形成基板11からの剥離が行われ(段落 番号0018)」、「転写後では、素子ブロック13同士の間隔が拡大したものとな る(段落番号0023)」と記載されている。また、段落番号0030及びFig 8には、特許文献2で使用される把持手段(本発明のピックアップ装置)につい 10 て説明されている。把持手段には、素子ブロック13 (本発明の画素制御素子) を吸着する中空部35やガス抜き穴34 (本発明の真空吸着穴) について記載さ れているが、中空部35やガス抜き穴34は一つであり、把持手段(ピックアッ プ装置)によって吸着把持できる画素ブロック13は一つとなっている。つまり、 特許文献2においては、一つの素子ブロック13 (本発明の画素制御素子) を吸 15 着把持可能な把持手段(ピックアップ装置)を使用して、素子ブロック13ごと にピックアップが行われ、表示装置基板14(平面ディスプレイ基板)に転写さ れる (Fig36 (a))。このため、ピックアップ及び転写は素子ブロック13 (本発明の画素制御素子) ごとに、その個数と同回数行う必要があり、さらに、 一つの素子ブロック13をピックアップ及び転写するごとに表示装置基板14上 20 において位置合わせを行う必要がある。

これに対して、本発明は、「上記画素制御素子用基板に、その第1の方向については平面ディスプレイ基板上における第1の方向での画素制御素子の配列ピッチ $p \times b$ 自然数mで除した $p \times m$ の配列ピッチ、及び、第1の方向に直交する第2の方向については平面ディスプレイ基板上における第2の方向での画素制御素子の配列ピッチ $p \times b$ りを自然数 $p \times b$ の配列ピッチ $p \times b$ を自然数 $p \times b$ の配列ピッチとなるように画

10

15

素制御素子を複数形成し、ピックアップ装置には、画素制御素子のチャッキング を行う真空吸着穴が、前記第1の方向に対応する方向にpxの配列ピッチで形成 され、かつ前記第2の方向に対応する方向にpyの配列ピッチで形成されており、 平面ディスプレイ基板上での画素制御素子の配列ピッチ px, pyに対応する画 素制御素子のみを選択的に前記ピックアップ装置に吸着保持させて、平面ディス プレイ基板に転写する (請求の範囲1参照)」と記載されているように、画素制御 素子用基板上の画素制御素子の配列ピッチ(px/m, py/n)とピックアッ プ装置の真空吸着穴の配列ピッチ(px、py)は、平面ディスプレイ基板の配 列ピッチ(px, py)と関連付けられていることから、一回のピックアップに より平面ディスプレイ基板上での配列ピッチ(px, py)で複数の画素制御素 子が選択され、その配列ピッチを保ったまま平面ディスプレイ基板に転写される こととなる (Fig36 (b))。すなわち、23ページ5行目に記載のように、 第1の方向Xには自然数m個ごとに(m-1個おきに)選択し、第2の方向には 自然数n個ごとに(n-1個おきに)選択することとなるため、Fig13の斜 線が付された箇所の複数の画素制御素子1が選択的にピックアップされることと なる。したがって、特許文献2のように、素子ブロック13(本発明の画素制御 素子) ごとにピックアップ及び転写する場合と比較して、ピックアップ及び転写 の回数が少なく、生産効率が高い。

また、表示装置基板14 (本発明の平面ディスプレイ基板)において素子ブロ 20 ック13 (本発明の画素制御素子)ごとに位置合わせが必要な特許文献2と比較して、ピックアップした時点で平面ディスプレイ基板上での配列ピッチ (px, py)となっているため、複数の画素制御素子の位置合わせが一度で行われる。この効果については、25ページ18行目の「したがって、この真空チャック52によって、平面ディスプレイ基板100上における第1の方向Xのピッチ105及び第2の方向Yのピッチ106を満たす画素制御素子1を、一度に最大K×L個ピックアップし、平面ディスプレイ基板100に転写することができる。」や、

26ページ2行目の「次回のピックアップ時は、例えば、真空チャック52をピックアップ用基板9上において幅px/mだけ第1の方向X(Fig13において右方向)にずらした位置に来るようにすれば、既にピックアップされた画素制御素子1(Fig13において斜線が付されたもの)の右隣に位置する画素制御素子1を、前回のピックアップ時と同様に選択的にピックアップすることができる。」と明示されている。そして、このような位置合わせを行いながら正確にピックアップするものが、本発明の特徴である。

この点、特許文献2では、段落番号0017に「各薄膜トランジスタ素子12の間隔は素子間分離を図ることができる距離であれば良い」と記載されており、10 画素形成用基板11(本発明の画素制御素子用基板)における各薄膜トランジスタ素子12の配列ピッチについてはまったく考慮されていない。このことから、各薄膜トランジスタ素子12の集合体である素子ブロック13(画素制御素子)の配列ピッチについてもまったく考慮されていないことがわかる。

特許文献2においては、Fig36(a)に示すように、転写元(画素制御素 7月基板)と転写先(平面ディスプレイ基板)において、画素ブロック13(画 素制御素子)の配列ピッチが同一となるように対応付けられると考えられる。こ のような単なる対応付けでは、画素ブロック13(画素制御素子)が画素制御素 子用基板に拡散した状態で形成され、画素制御素子用基板の面積当りに対する画 素制御素子の生産数が大変少ないものとなってしまう。

20 これに対して、本発明は、「画素制御素子用基板に、その第1の方向については平面ディスプレイ基板上における第1の方向での画素制御素子の配列ピッチ p x を自然数mで除した p x / mの配列ピッチ、及び、第1の方向に直交する第2の方向については平面ディスプレイ基板上における第2の方向での画素制御素子の配列ピッチ p y を自然数nで除した p y / n の配列ピッチとなるように画素制の配列ピッチを複数形成し」とあるように、画素制御素子用基板には、画素制御素子が平面ディスプレイ基板の配列ピッチ(p x, p y)を自然数(m、n)で除した

15

20

配列ピッチ (px/m, py/n)で形成されており、画素制御素子用基板と平面ディスプレイ基板との対応付けを行いながらも、画素制御素子を画素制御素子用基板に密集した状態で形成できるようになっている (Fig36(a))。これにより、上記単純な対応付けと比較して、画素制御素子用基板の面積当りに対する画素制御素子の生産効率が飛躍的に高くなっている。

また、上述したように、「素子ブロック13」は4つの薄膜トランジスタ素子1 2がその外周の4つの画素を各々制御するものの集合であると考えられる。具体 的には、Fig35(a)に示すように、田の字状の4つの画素の中央にこれら の4つの画素を制御する4つの薄膜トランジスタ素子12が密集するように配置 されているものである。引用文献2もこれと同様である(Fig5参照)。すなわ ち、特許文献2の素子ブロック13 (本発明の画素制御素子に相当) は、一つの· 画素を制御する一つの薄膜トランジスタ素子12が複数集合し、複数の薄膜トラ ンジスタ素子12で複数の画素を制御するものであるのに対して、本発明の画素 制御素子は一つの集積回路で複数の画素を制御するものである点で異なる。請求 の範囲1の「一つの集積回路で複数の画素を制御する画素制御素子」を本発明の 一実施の形態の液晶ディスプレイに適用した場合、液晶112を介してカラーフ ィルター基板111と対向する平面ディスプレイ基板100に一つの集積回路で 複数画素(例えば3色×4画素)の制御を行う画素制御素子をその配線と共に複 数配置してなる。通常、ディスプレイでの配線部分は、光遮蔽部となる。このた め、特許文献2のように、複数個の画素を一つの素子で制御使用とした場合、配 線部分が素子に集中し、その部分が光遮蔽部となる。これに対して、本願発明で は、上記画素制御素子とその配線により、省配線化が可能で、開口率の向上など の点での効用がある。

25 産業上の利用可能性

本発明の画素制御素子の選択転写方法によれば、平面ディスプレイ基板上にお

10

15

ける第1の方向及び第2の方向における配列ピッチをそれぞれ自然数で除した配列ピッチにて画素制御素子を形成し、その中から、平面ディスプレイ基板上における配列ピッチに対応する画素制御素子のみを選択的に転写するため、全ての画素制御素子を無駄なく容易に転写させることができる。このとき、集積回路面を表面に向けた状態となるようにピックアップ用基板に転写してから画素制御素子を切り分ける場合は、表面側から集積回路面を確認しながら位置合わせをすることができるため、切り分け工程が容易なものとなる。一方、画素制御素子に切り分けた後に集積回路面が表面となるようにピックアップ用基板に転写する場合は、機械研磨工程や切り分け工程において集積回路面を確実に保護することができると同時に、保持基板の接着力を機械研磨や切り分け工程に耐え得る強いものとし、ピックアップ用基板の接着力を機械研磨や切り分け工程に耐え得る強いものとし、ピックアップ用基板の接着力をできる。これにより、各工程における信頼性を高めることができる。また、それぞれの接着手段を異なるものとすることで、保持基板からピックアップ用基板へ画素制御素子を転写する際に、画素制御素子の配列を乱すことが防止される。

さらに、画素制御素子を塑性変形可能な透明な熱可塑性樹脂膜が施された平面ディスプレイ基板に固定させることにより、実装時や実装後における画素制御素子の位置ズレを容易かつ確実な方法で防止することができる。このとき、ピックアップ装置の画素制御素子を吸着する面にフッ素樹脂を塗布しておくことにより、20 ピックアップ装置に透明な熱可塑性樹脂膜が付着してしまうことがない。また、特に、画素制御素子の配置後にプレスして画素制御素子を透明な熱可塑性樹脂膜に保持させる場合は、ピックアップ装置により吸着力と逆の方向へ圧空をかけて画素制御素子を透明な熱可塑性樹脂膜に配置することにより、画素制御素子が透明な熱可塑性樹脂膜に配置することにより、画素制御素子が透明な熱可塑性樹脂膜に密着し、ピックアップ装置から画素制御素子を確実に離すとともに、透明な熱可塑性樹脂膜における画素制御素子の位置ズレを防止することができる。

20

また、画素制御素子の上面すなわち集積回路形成部分を除いた側面部分を透明紫外線硬化樹脂膜で覆うことにより、確実に画素制御素子を固定することができるとともに、画素制御素子の上面から引き出される配線が安定的に形成されることとなる。

5 また、本発明の画素制御素子の選択転写方法に使用される画素制御素子の実装装置は、主に、画素制御素子をピックアップして平面ディスプレイ基板に実装する工程を行うものである。本発明の画素制御素子の選択転写方法において、この工程以外の工程は、周知の製造装置を用いて行うことができるため、本発明の画素制御素子の実装装置のみを新規に導入するだけで、本発明の画素制御素子の選10 択転写方法を容易に実現することができる。また、既存の設備を利用することができるため、安価に実施することができる。

また、本発明の画素制御素子画素制御素子転写後の配線形成方法は、複数の画素を制御する画素制御素子にその内部を通過する配線を形成する一方、所定パターンが形成されたスクリーンマスクを使用したスクリーン印刷によって形成することから、従来の複雑で高価な薄膜形成しかできなかった配線形成の作業効率を格段に向上させ安価に配線することが可能になる。

本発明の平面ディスプレイ基板によれば、一方の基板と対向する平面ディスプレイ基板に一つの集積回路で複数画素の制御を行う画素制御素子をその配線と共に複数配置してなることから、省配線化が可能で、開口率の向上などの点での効用がある。すなわち、画素制御素子は、一つの集積回路で複数の画素電極を制御する画素制御素子であり、i行j列の画素配列のほぼ中央に配されて、各画素と上記配線を介して接続されているため、配線の数が少なくなり(省配線化)、配線による光遮蔽部の面積を小さくすることが可能になる。

また、特許文献2では、2画素ピッチで、素子が配置されることから、配線部 25 である光遮蔽部は、2画素ピッチで入ることとなる。この場合、RG、BR、G B、RG、…というように2色づつに切り分けられることになるため、発色に問

10

題を生じる。これに対して、本願発明のように、前記i行j列はi×jが3の倍数であり、前記画素制御素子は、3色となる3画素を組とすると、一つの集積回路で複数組を制御するものとすると、RGBの3色をまとめた形で切り分けることができるため、本来必要な発色を行なうことが可能となり、隣接する画素との混色を防止することができるため、コントラストの向上も期待できる。さらに、2行6列で配列する3色×4画素の制御を行うものとすると、6画素ピッチで素子が配列されることから、開口率向上の効果を維持ながら、RGBの3色をまとめた形で切り分けることができるため、本来必要な発色を行なうことが可能となる。さらに、RGBで切り分けることにより、隣接する画素との混色を防止することで、コントラストの向上も期待できる。



請求の範囲

1. 複数の画素を制御する画素制御素子を平面ディスプレイ基板上に転写する画素制御素子の転写方法において、

複数画素を制御する複数の集積回路が表面に形成された画素制御素子用基板を保持基板に固定する工程と、画素制御素子用基板を集積回路ごとに切断した画素制御素子をピックアップ用基板に固定する工程と、ピックアップ用基板上の画素制御素子を選択的にピックアップ装置に吸着保持させて平面ディスプレイ基板に転写する工程とを備え、

上記ピックアップ用基板に転写した画素制御素子の中から、平面ディスプレイ 15 基板上での画素制御素子の配列ピッチpx,pyに対応する画素制御素子のみを 選択的にピックアップ装置に吸着保持させて、平面ディスプレイ基板に転写する ことを特徴とする画素制御素子の選択転写方法。

- 2. 一つの集積回路で複数の画素を制御する画素制御素子を平面ディスプレイ基板上に転写するに際して、
- 20 前記複数画素を制御する集積回路が表面に複数形成された画素制御素子用基板を保持基板に固定する工程と、画素制御素子用基板を集積回路ごとに切断した画素制御素子をピックアップ用基板に固定する工程と、ピックアップ用基板上の画素制御素子を選択的にピックアップ装置に吸着保持させて平面ディスプレイ基板に転写する工程とを備え、
- 25 上記画素制御素子用基板に、その第1の方向については平面ディスプレイ基板上における第1の方向での画素制御素子の配列ピッチpxを自然数mで除したp

10

15

20

x/mの配列ピッチ、及び、第1の方向に直交する第2の方向については平面ディスプレイ基板上における第2の方向での画素制御素子の配列ピッチpyを自然数nで除したpy/nの配列ピッチとなるように画素制御素子を複数形成し、

ピックアップ装置には、画素制御素子のチャッキングを行う真空吸着穴が、前 記第1の方向に対応する方向にpxの配列ピッチで形成され、かつ前記第2の方 向に対応する方向にpyの配列ピッチで形成されており、

上記ピックアップ用基板に転写した画素制御素子の中から、平面ディスプレイ 基板上での画素制御素子の配列ピッチpx,pyに対応する画素制御素子のみを 選択的に前記ピックアップ装置に吸着保持させて、平面ディスプレイ基板に転写 することを特徴とする画素制御素子の選択転写方法。

3. 一つの集積回路で複数の画素を制御する画素制御素子を平面ディスプレイ基板上に転写するに際して、

前記複数画素を制御する集積回路が表面に複数形成された画素制御素子用基板を保持基板に固定する工程と、画素制御素子用基板を集積回路ごとに切断した画素制御素子をピックアップ用基板に固定する工程と、ピックアップ用基板上の画素制御素子を選択的にピックアップ装置に吸着保持させて平面ディスプレイ基板に転写する工程とを備え、

上記画素制御素子用基板に、その第1の方向については平面ディスプレイ基板上における第1の方向での画素制御素子の配列ピッチ $p \times b$ 自然数mで除した $p \times m$ の配列ピッチ、及び、第1の方向に直交する第2の方向については平面ディスプレイ基板上における第2の方向での画素制御素子の配列ピッチ $p \times b$ 自然数nで除した $p \times m$ の配列ピッチとなるように画素制御素子を複数形成し、

前記ピックアップ用基板を載置する画素制御素子ステージと、平面ディスプレイ基板を載置する基板ステージと、真空吸着穴が形成された真空チャックを有す 25 るピックアップ装置と、ピックアップ装置を位置合わせするX軸調節機構、Y軸 調節機構、及びZ軸調節機構を備え、上記画素制御素子ステージと基板ステージ

の両ステージはそれぞれ回転角度調節機構を有し、吸着穴は、前記第1の方向に 対応する方向にpxの配列ピッチで形成され、かつ前記第2の方向に対応する方 向にpyの配列ピッチで形成された実装装置を用いて、

上記ピックアップ用基板に転写した画素制御素子の中から、平面ディスプレイ 基板上での画素制御素子の配列ピッチpx,pyに対応する画素制御素子のみを 選択的に前記ピックアップ装置に吸着保持させて、平面ディスプレイ基板に転写 することを特徴とする画素制御素子の選択転写方法。

- 4. 前記画素制御素子は、一つの集積回路で、2行6列で配列する3色×4画素の制御を行うもので、2行6列の中央に上記画素制御素子が転写されることを特徴とする請求の範囲1乃至請求の範囲3のいずれか一つの請求の範囲に記載の画素制御素子の選択転写方法。
 - 5. 前記集積回路が複数形成された画素制御素子用基板を保持基板に固定する工程において、保持基板上に、画素制御素子の集積回路が形成された面を下向きにして画素制御素子用基板の保持基板と接触する面に接着させ、
- 15 前記画素制御素子用基板を集積回路ごとに切断した画素制御素子をピックアップ用基板に固定する工程において、上記画素制御素子用基板を表裏反転するようにピックアップ用基板に転写させて集積回路が形成された面を表側とした後に画素制御素子用基板を集積回路ごとに切断することを特徴とする請求の範囲1乃至請求の範囲3のいずれか一つの請求の範囲に記載の画素制御素子の選択転写方法。
- 20 6. 前記集積回路が複数形成された画素制御素子用基板を保持基板に固定する工程において、保持基板上に、画素制御素子の集積回路が形成された面を下向きにして画素制御素子用基板の保持基板と接触する面に接着させ、集積回路面を保持基板側に向けた状態となるように接着し、

前記画素制御素子用基板を集積回路ごとに切断した画素制御素子をピックアッ 25 プ用基板に固定する工程において、上記保持基板上の集積回路を保持基板側に向 けた状態の画素制御素子用基板を集積回路ごとに切断した後に、画素制御素子用

10

25

基板を表裏反転するようにピックアップ用基板に転写させることを特徴とする請求の範囲1乃至請求の範囲3のいずれか一つの請求の範囲に記載の画素制御素子の選択転写方法。

7. 請求の範囲1万至請求の範囲6のいずれか一つの請求の範囲に記載された画素制御素子の選択転写方法を行う実装装置であって、上記実装装置は、前記ピックアップ用基板上の画素制御素子を選択的にピックアップ装置に吸着保持させて平面ディスプレイ基板に転写する工程を行うもので、前記ピックアップ用基板を載置する画素制御素子ステージと、平面ディスプレイ基板を載置する基板ステージと、真空吸着穴が形成された真空チャックを有するピックアップ装置とを備え、上記画素制御素子ステージと基板ステージの両ステージはそれぞれ回転角度調節機構を有し、ピックアップ装置は、X軸調節機構、Y軸調節機構、及びZ軸調節機構により直交する3方向に可動自在な機能を有し、吸着穴は、前記第1の方向

に対応する方向に p x の配列ピッチで形成され、かつ前記第2の方向に対応する

方向に p y の配列ピッチで形成されることを特徴とする画素制御素子の実装装置。

- 8.請求の範囲1乃至請求の範囲6のいずれか一つの請求の範囲に記載された複数の画素を制御する画素制御素子にその内部を通過する配線を形成する一方、平面ディスプレイ基板に配線を形成するに際し、画素制御素子の内部配線と破線状に接続される平面ディスプレイの配線に対応する所定パターンが形成されたスクリーンマスクを使用したスクリーン印刷によって形成することを特徴とする画素
 20 制御素子転写後の配線形成方法。
 - 9. 画素とこの画素を制御する画素制御素子がこれらを接続する配線と共に形成される平面ディスプレイ基板において、画素がi行j列で配列されており、上記画素制御素子は、一つの集積回路で複数の画素を制御する画素制御素子であり、上記i行j列のほぼ中央に配されて、上記各画素との接続を共通の領域を使用した配線を介して接続されていることを特徴とする平面ディスプレイ基板。
 - 10. 画素とこの画素を制御する画素制御素子がこれらを接続する配線と共に形

成される平面ディスプレイ基板において、

画素がi行j列で配列されており、上記画素制御素子は、一つの集積回路で複数の画素を制御する画素制御素子であり、上記i行j列のほぼ中央に配されて、上記各画素との接続を共通の領域を使用した配線を介して接続され、

- 5 前記画素制御素子は、前記請求の範囲1乃至請求の範囲6記載の画素制御素子 の転写方法により転写されることを特徴とする平面ディスプレイ基板。
 - 11. 前記 i 行 j 列は i × j が 3 の倍数であり、前記画素制御素子は、3 色となる 3 画素を組として、一つの集積回路で複数組を制御するものであることを特徴とする請求の範囲 9 又は請求の範囲 1 0 に記載の平面ディスプレイ基板。
- 10 12. 前記画素制御素子は、一つの集積回路で、2行6列で配列する3色×4画素の制御を行うもので、2行6列の中央に前記画素制御素子が配されていることを特徴とする請求の範囲9又は請求の範囲10に記載の平面ディスプレイ基板。
 - 13. 前記画素制御素子は、平面ディスプレイ基板上に転写されるもので、複数画素を制御する集積回路が表面に複数形成された画素制御素子用基板を保持基板に固定する工程と、画素制御素子用基板を集積回路ごとに切断した画素制御素子をピックアップ用基板に固定する工程と、ピックアップ用基板上の画素制御素子を選択的にピックアップ装置に吸着保持させて平面ディスプレイ基板に転写する工程とを備えた製造方法によって、平面ディスプレイ基板上に転写されることを

特徴とする請求の範囲9乃至請求の範囲12のいずれか一つの請求の範囲に記載

20 の平面ディスプレイ基板。

15

Fig1




Fig2




Fig3




Fig4




Fig5




Fig6




Fig7 9 2b 10 2a 2a 8

Fig8




Fig9




Fig10




Fig11




Fig12




Fig13




Fig14




Fig15




Fig16




Fig17




Fig18




Fig19




Fig20




Fig21




Fig22




Fig23




Fig24




Fig25





Fig26



. Fig27




Fig28




Fig29




Fig30




Fig31




Fig32(a)




Fig32(b)




Fig32(c)




Fig33







Fig34










転写元と転写先が1対1で対応する場合

Fig36(b)



本願での画素制御素子の転写

Fig37





Fig38



INTERNATIONAL SEARCH REPORT

International application No.
PCT/JP03/14702

A. CLASSIFICATION OF SUBJECT MATTER Int.Cl ⁷ G09F9/30, G02F1/1368, H05B33/10, H05B33/14					
According to International Patent Classification (IPC) or to both national classification and IPC					
	S SEARCHED				
Minimum documentation searched (classification system followed by classification symbols) Int.Cl ⁷ G09F9/30-9/46, G02F1/1343-1/1345; 1/135-1/1368, H05B33/00-33/28					
Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched Jitsuyo Shinan Koho 1926–1996 Toroku Jitsuyo Shinan Koho 1994–2004 Kokai Jitsuyo Shinan Koho 1971–2004 Jitsuyo Shinan Toroku Koho 1996–2004					
Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)					
C. DOCU	MENTS CONSIDERED TO BE RELEVANT				
Category*	Citation of document, with indication, where a	• •	Relevant to claim No.		
A Y	JP 2002-244576 A (Sony Corp. 30 August, 2002 (30.08.02), Full text; all drawings (Family: none)	.),	1-8 9-13		
A	JP 2002-158237 A (Sony Corp. 31 May, 2002 (31.05.02), Full text; all drawings (Family: none)	.),	1-13		
A	JP 2001-332680 A (Sharp Corp 30 November, 2001 (30.11.01) Full text; all drawings (Family: none)), ,	1~13		
Furthe	er documents are listed in the continuation of Box C.	See patent family annex.			
Special categories of cited documents: document defining the general state of the art which is not considered to be of particular relevance "E" earlier document but published on or after the international filing date "L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified) "O" document referring to an oral disclosure, use, exhibition or other means "P" document published prior to the international filing date but later than the priority date claimed Date of the actual completion of the international search 20 January, 2004 (20.01.04)		priority date and not in conflict with the understand the principle or theory under document of particular relevance; the considered novel or cannot be considered step when the document is taken alone document of particular relevance; the considered to involve an inventive step combined with one or more other such combination being obvious to a person document member of the same patent for the same patent of the same patent of the international search	priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art		
Name and mailing address of the ISA/		Authorized officer			
Japanese Patent Office					
Facsimile No.		Telephone No.			



国際出願番号 PCT/JP03/14702

101/ 1103/ 14/02					
A. 発明の属する分野の分類 (国際特許分類 (IPC)) Int. Cl' G09F9/30、G02F1/1368、H05B33/10、H05B33/14					
B. 調査を	行った分野				
調査を行った最小限資料(国際特許分類(IPC)) Int. C1 ⁷ G09F9/30-9/46、G02F1/1343-1/1345;1/135-1/1368 H05B33/00-33/28					
最小限資料以外の資料で調査を行った分野に含まれるもの 日本国実用新案公報 1926-1996年 日本国公開実用新案公報 1971-2004年 日本国登録実用新案公報 1994-2004年 日本国実用新案登録公報 1996-2004年					
国際調査で使用した電子データベース(データベースの名称、調査に使用した用語)					
C. 関連する 引用文献の	ると認められる文献				
カテゴリー*	1700年 人の一時の国内が一角座する	ときは、その関連する箇所の表示	関連する 請求の範囲の番号		
A Y	JP 2002-244576 A 2002.08.30 全文、全図	(ソニー株式会社) (ファミリーなし)	1-8 9-13		
A	JP 2002-158237 A 2002.05.31 全文、全図	(ソニー株式会社) (ファミリーなし)	1-13		
A	JP 2001-332680 A 2001.11.30 全文、全図	(シャープ株式会社) (ファミリーなし)	1-13		
□ C欄の続き	にも文献が列挙されている。	□ パテントファミリーに関する別	紙を参照。		
* 引用文献のカテゴリー 「A」特に関連のある文献ではなく、一般的技術水準を示すもの 「E」国際出願日前の出願または特許であるが、国際出願日以後に公表されたもの 「L」優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用する文献(理由を付す) 「O」口頭による開示、使用、展示等に言及する文献「P」国際出願日前で、かつ優先権の主張の基礎となる出願		の日の後に公表された文献 「T」国際出願日又は優先日後に公表された文献であって出願と矛盾するものではなく、発明の原理又は理論の理解のために引用するもの 「X」特に関連のある文献であって、当該文献のみで発明の新規性又は進歩性がないと考えられるもの 「Y」特に関連のある文献であって、当該文献と他の1以上の文献との、当業者にとって自明である組合せによって進歩性がないと考えられるもの 「&」同一パテントファミリー文献			
国際調査を完了 	した日 20.01.04	国際調査報告の発送日 03.2.2	004		
日本国 郵	名称及びあて先 特許庁(I S A / J P) 便番号100-8915 千代田区霞が関三丁目4番3号	特許庁審査官(権限のある職員) 星 野 浩 中 電話番号 03-3581-1101	2M 8602		